일 실시 예 에서 , 낮 은 파워 소모 의 대기 모드 로 진입 하 자마자 , 논리 ( 410 ) 및 어 드레스 디 코딩 회로 ( 430 ) 과 같 은 , 회로 들 은 턴 오프 되 는 파워 스위치 들 ( 435 , 440 ) 을 통해 스위칭 오프 된다 . 이어 회로 는 하이 의 공급 전압 , VDD 로 부상 한다 . 메모리 어드레스 디 코딩 회로 로부터 의 워드 라인 들 ( 450 ) 은 VDD 로 부상 한다 . 이것 은 워드 라인 들 에 결합 된 SRAM 셀 들 의 어레이 ( 425 ) 내의 p - 형 멀티 게이트 전계 효과 트랜지스터 엑세스 디바이스 들 을 턴 오프 시켜 , 누설 전류 를 감소 시킨다 . n - 형 멀티 게이트 전계 효과 트랜지스터 파워 스위치 들 ( 435 , 440 ) 에 로우 의 전압 을 인가 함 으로써 , 회로 는 턴 오프 된다 .