제 1 예시 적 인 실시 예 에서 , S - D 2 중 다 마신 ( DD ) 처리 시퀀스 가 확립 될 수 있 고 , S - D DD 처리 시퀀스 는 제 1 다마 신 작성 프로시저 , 제 1 다마 신 평가 프로시저 , 제 2 다마 신 작성 프로시저 , 및 제 2 다마 신 평가 프로시저 를 포함 할 수 있 다 . 제 1 S - D 처리 웨이퍼 세트 가 확립 될 수 있 고 , S - D 웨이퍼 데이터 는 제 1 S - D 처리 웨이퍼 세트 를 확립 하 는 데 이용 될 수 있 다 . 제 1 S - D 처리 웨이퍼 세트 는 제 1 다마 신 작성 프로 시저 를 이용 하 여 처리 될 수 있 다 .