도 8 은 고 분해능 으로 시간 세그먼트 를 측정 하 도록 구성 되 는 시그마 델타 A - D 변환기 ( 200 ) 의 예 를 도시 한다 . 커패시터 ( C 1 ) 는 아날로그 적 분기 를 형성 한다 . 주지 의 기준 전류 I 1 는 스위치 ( S 1 ) 가 닫힐 때 커패시터 ( C 1 ) 에 공급 된다 . 스위치 ( S 1 ) 는 비교기 트리거 신호 ( 예 를 들 어 , 도 3 의 + Trig 및 - Trig ) 가 모두 하이 일 때 , 즉 전압 신호 가 저 및 고 전압 역치 사이 에서 램 핑 될 때 닫힌다 . 시그마 델타 제어 로직 ( 210 ) 은 A 1 의 입력 이 Vcc / 2 역치 를 초과 하 면 , 스위치 ( S 2 ) 를 고정 시간 동안 닫 음 으로써 , 적분기 커패시터 ( C 1 ) 를 증분 적 으로 방전 시킨다 . 각 시간 스위치 ( S 2 ) 가 닫히 면 , 카운터 ( 220 ) 는 증가 된다 . 카운터 ( 220 ) 는 주기 적 으로 판독 될 수 있 고 , 판독 간 카운트 의 증분 적 차이 는 주 기 동안 스위치 ( S 1 ) 가 닫히 는 총 시간 에 비례 한다 .