도 2 및 도 3 에 도시 된 바 와 같이 , 상기 정전기 방지 회로 ( 23 ) 는 제 1 내지 제 3 트랜지스터 ( TR 1 ~ TR 3 ) 로 구성 되 고 상기 제 1 트랜지스터 ( TR 1 ) 의 드레 인 단자 는 공통 전압 공급 라인 ( VL ) 과 연결 되 고 상기 제 1 트랜지스터 ( TR 1 ) 의 소스 단자 는 제 2 트랜지스터 ( TR 2 ) 의 드레 인 단자 와 연결 된다 . 또한 , 상기 제 2 트랜지스터 ( TR 2 ) 의 소스 단자 는 게이트 라인 ( GL ) 또는 데이터 라인 ( DL ) 과 연결 된다 .