상기 출력 제어 신호 2 ( out _ ctrl < 2 >) 가 하이 레벨 이 므로 제 3 패스 게이트 ( PG 3 ) 만 이 턴 온 되 어 상기 제 4 쉬프 트 레지스터 ( 121 - 4 ) 의 출력 신호 만 을 펄스 생 성부 ( 123 ) 에 입력 한다 . 즉 , 상기 어 드레스 10 번 ( A 10 ) 이 하이 로 인 에 이 블 된 이후 상기 클럭 ( CLK ) 의 4 주기 가 지나 서 상기 펄스 생 성부 ( 123 ) 에 하이 레벨 의 신호 가 입력 된다 .