또한 , 본 발명 은 셀 블럭 에 배치 된 N 개 의 워드 라인 을 드라이빙 하 기 위한 N 개 의 단위 드라이빙 회로 를 구비 하 고 , 상기 N 개 의 단위 드라이빙 회로 는 그룹 지 어 져 M 개 의 그룹 드라이빙 회로 로 배치 되 는 워드 라인 드라이 빙부 ; 상기 워드 라인 드라이 빙부 에 배치 된 M 개 의 그룹 드라이빙 회로 중 하나 를 선택 하 기 위한 제 1 어드레스 를 입력 받 아 래치 하 여 상기 워드 라인 드라이 빙부 로 출력 하 기 위한 공통 어드레스 래치 부 ; 및 상기 워드 라인 드라이 빙부 에 배치 된 N 개 의 워드 라인 을 선택 하 기 위한 Log 2 N 비트 의 제 2 어드레스 를 입력 받 아 상기 워드 라인 드라이 빙부 로 출력 하 는 어드레스 래치 부를 구비 하 는 반도체 메모리 장치 를 제공 한다 .