본 개시 내용 의 소정 실시 예 들 은 임베디드 코덱 ( EBC ) 회로 에서 발견 될 수 있 다 . 본 개시 내용 의 다양 한 실시 예 는 , 메모리 및 메모리 에 통신 가능 하 게 결합 된 인코더 회로 를 포함 할 수 있 는 EBC 회로 를 제공 할 수 있 다 . 메모리 는 , 입력 이미지 프레임 의 복수 의 이미지 블록 중 제 1 이미지 블록 을 저장 하 도록 구성 될 수 있 다 . 인코더 회로 는 , 픽셀 - 도메인 에서 , 행 방향 잔차 값 들 의 제 1 예측 블록 으로부터 제 1 SAD 를 , 및 열 방향 잔차 값 들 의 제 2 예측 블록 으로부터 제 2 SAD 를 계산 하 도록 구성 될 수 있 다 . 제 1 예측 블록 및 제 2 예측 블록 은 제 1 이미지 블록 에 대응 할 수 있 다 . 인코더 회로 는 또한 , 잔차 예측 유형 세트 로부터 한 잔차 예측 유형 을 제 1 인코딩 모드 및 제 2 인코딩 모드 각각 에 대한 최적 의 잔차 예측 유형 으로서 선택 하 도록 구성 될 수 있 다 . 잔차 예측 유형 은 , 계산 된 제 1 SAD 및 계산 된 제 2 SAD 에 기초 하 여 선택 될 수 있 다 . 일부 실시 예 들 에서 , 잔차 예측 유형 세트 는 , DC 전용 DPCM 유형 및 모든 주파수 DPCM 유형 을 포함 할 수 있 다 . 또한 , 인코더 회로 는 , 제 1 인코딩 모드 및 제 2 인코딩 모드 각각 에 대한 최적 의 양자 화 파라미터 들 로서 양자 화 파라미터 세트 를 더 선택 하 도록 구성 될 수 있 다 . 제 1 인코딩 모드 및 제 2 인코딩 모드 각각 에 대한 양자 화 파라미터 세트 는 , 계산 된 제 1 SAD 및 계산 된 제 2 SAD 에 기초 하 여 선택 될 수 있 다 . 인코더 회로 는 , 각각 , 제 1 인코딩 모드 및 제 2 인코딩 모드 에서 인코딩 된 제 1 이미지 블록 의 비트스트림 세트 를 생성 하 도록 구성 될 수 있 다 . 비트스트림 세트 는 , 제 1 인코딩 모드 및 제 2 인코딩 모드 에 대한 선택 된 잔차 예측 유형 및 선택 된 양자 화 파라미터 세트 에 기초 하 여 생성 될 수 있 다 .