도 4 는 전압 버퍼 ( VBF ) 를 위한 전류 제한 장치 를 구성 하 는 다양 한 모듈 ( NSM , PSM , MSM ) 의 구현 을 나타낸다 . 이 구현 은 세 개 의 연산 증폭기 ( A 1 , A 2 , A 3 ) , 7 개 의 트랜지스터 ( M 1 - M 7 ) 및 두 개 의 저항 ( R 1 , R 2 ) 을 포함 한다 . 각 트랜지스터 는 예 를 들 어 게이트 , 소스 및 드레 인 을 갖 는 전계 효과 유형 일 수 있 다 . 각 연산 증폭기 는 반전 입력 ( -), 비반전 입력 ( +) 및 출력 을 구비 한다 .