이상 에서 설명 한 바 와 같이 , 본 발명 에 따른 반도체 메모리 장치 의 데이터 입력 회로 및 그 데이터 입력 동작 방법 은 스트로브 신호 의 기입 프리 앰 블 시간 에 따라 입력 데이터 의 래치 시점 을 조절 함 으로써 , 데이터 입력 도메인 크로싱 마진 을 안정 적 으로 보장 할 수 있 다 . 또한 , 본 발명 에 따른 반도체 메모리 장치 의 데이터 입력 회로 및 그 데이터 입력 동작 방법 은 스트로브 신호 의 기입 프리 앰 블 시간 이 짝수 로 설정 되 더라도 안정 적 인 데이터 입력 동작 을 실행 할 수 있 다 .