소자 분리 층 ( 13 ) 은 제 1 트랜지스터 ( TR 1 ) 와 제 2 트랜지스터 ( TR 2 ) 를 전기 적 으로 분리 할 수 있 다 . 층간 절연 층 ( 40 ) 은 기판 ( 10 ) 의 상면 으로부터 제 1 게이트 구 조체 ( 120 ) 및 제 2 게이트 구 조체 ( 220 ) 의 상단 의 높이 까지 의 공간 을 채울 수 있 다 . 층간 절연 층 ( 40 ) 은 한 쌍 의 제 1 소스 / 드레 인 ( 112 ) , 한 쌍 의 제 2 소스 / 드레 인 ( 212 ) , 소자 분리 막 ( 13 ) , 제 1 게이트 스 페이서 ( 130 ) 의 측벽 , 및 제 2 게이트 스 페이서 ( 230 ) 의 측벽 을 덮 을 수 있 다 .