기판 ( 201 ) 과 전극 적층 체 ( 3 a ) 사이 에 는 소스 컨 택 층 ( 203 ) 과 소스 절연 층 ( 205 ) 이 배치 될 수 있 다 . 소스 컨 택 층 ( 203 ) 은 트렌치 ( 10 ) 의 제 1 부분 ( 10 a ) 와 제 2 부분 ( 10 b ) 을 기판 ( 201 ) 에 수직 한 방향 , 즉 , z - 방향 을 따라 서로 분리 시킬 수 있 다 . 즉 , 트렌치 ( 10 ) 는 소스 컨 택 층 ( 203 ) 에 의해 기판 ( 201 ) 에 수직 한 방향 으로 불연속 적 으로 단절 될 수 있 다 . 소스 컨 택 층 ( 203 ) 은 전도성 물질 을 포함 할 수 있 다 . 소스 컨 택 층 ( 203 ) 은 일 예 로서 , n 형 또는 p 형 으로 도핑 된 반도체 를 포함 할 수 있 다 . 구체 적 으로 , 소스 컨 택 층 ( 203 ) 은 n 형 으로 도핑 된 실리콘 을 포함 할 수 있 다 . 소스 절연 층 ( 205 ) 은 소스 컨 택 층 ( 203 ) 과 제 1 게이트 전극 층 ( 310 a ) 을 전기 적 으로 절연 할 수 있 다 . 소스 절연 층 ( 205 ) 는 일 예 로서 , 절연성 산화물 , 절연성 질화물 , 절연성 산질 화물 등 을 포함 할 수 있 다 .