메모리 제어기 ( 108 ) 는 호스트 어드레스 를 메모리 어드레스 , 예컨대 수신 된 코 맨 드 예 를 들 어 판독 및 / 또는 기록 코 맨 드 와 관련 된 어드레스 로 번역 하 도록 구성 된 호스트 - 메모리 번역 회로 를 포함 할 수 있 다 . 호스트 - 메모리 번역 회로 는 예 를 들 어 호스트 섹터 판독 및 기록 동작 을 메모리 장치 ( 110 - 1 , . . . , 110 - N ) 의 특정 부분 으로 유도 되 는 코 맨 드 로 전환 시킨다 . 각각 의 호스트 동작 은 단일 또는 다중 - 섹터 메모리 장치 ( 110 - 1 , . . . , 110 - N ) 동작 으로 번역 될 수 있 다 . 예 를 들 어 , 호스트 판독 및 기록 코 맨드 는 메모리 장치 ( 110 - 1 , . . . , 110 - N ) 판독 및 기록 코 맨 드 로 번역 될 수 있 다 . 비록 메모리 제어기 ( 108 ) 가 본 명세서 에 기재 되 지만 , 본 발명 의 하나 이상 의 구체 예 는 메모리 제어 펌웨어 를 통하 여 실시 될 수 있 다 . 따라서 , 본 명세서 에서 사용 되 듯이 , " "" 메모리 제어기 "" 는 메모리 제어 회로 및 / 또는 메모리 제어 펌웨어 를 포함 하 는 것 으로 정의 된다 . "