또한 , 본 발명 에 따른 반도체 소자 의 제조 방법 은 , 반도체 기판 내 에 게이트 형성 영역 을 포함 한 활성 영역 을 한정 하 는 소자 분리 막 을 형성 하 는 단계 ; 상기 활성 영역 을 리세 스 시킴 과 아울러 상기 활성 영역 에서 의 게이트 형성 영역 중앙 에 홈 을 형성 하 는 단계 ; 상기 홈 의 게이트 형성 방향 에 따른 홈 일 측벽 및 타 측벽 의 활성 영역 부분 및 상기 홈 아래 의 활성 영역 부분 각각 에 문턱 전압 조절 영역 을 형성 하 는 단계 ; 상기 홈 을 포함 한 활성 영역 의 게이트 형성 영역 상 에 게이트 를 형성 하 는 단 계 ; 및 상기 홈 양측 의 리세 스 된 활성 영역 상 에 접합 영역 이 형성 된 실리콘 에 피층 을 형성 하 는 단계 ; 를 포함 하 며 , 상기 홈 일 측벽 및 타 측벽 을 포함 한 홈 측벽 의 활성 영역 부분 에 형성 된 문턱 전압 조절 영역 과 상기 홈 아래 의 활성 영역 부분 에 형성 된 문턱 전압 조절 영역 은 서로 다른 불순물 도핑 농도 를 갖 도록 형성 하 는 것 을 특징 으로 한다 .