또한 , 상기 한 목적 을 달성 하 기 위하 여 본 발명 에 따른 반도체 소자 영역 사 이 에 스 크 라 이브 레인 을 정의 하 는 웨이퍼 상 에 얼라인먼트 마크 를 형성 하 는 방법 에 있 어서 , 상기 스 크 라 이브 레인 에 얼라인먼트 키 및 복수 개 의 더미 키 를 형성 하 기 위한 식각 홈 을 형성 하 는 단계 와 ; 상기 식각 홈 에 금속 층 을 적층 하 는 단계 와 ; 상기 금속 층 을 화학 적 기계 적 연마 하 여 상기 식각 홈 에 매입 된 얼라인먼트 키 및 더미 키 를 형성 하 는 단계 를 포함 하 는 것 을 특징 으로 한다 .