따라서 본 발명 은 상기 와 같 은 문제점 을 해결 하 기 위해 안출 한 것 으로 , 2 개 의 절 연막 으로 형성 하 고 , 제 1 절연 막 은 증착 율 이 낮 은 CVD 를 이용 하 여 BPSG 막 또는 PSG 막 으로 증착 하 고 후속 평탄 화 공정 에 의해 대부분 연마 되 는 제 2 절연 막 은 증착 율 이 높 은 CVD 를 이용 하 여 TEOS 막 으로 증착 함 으로서 , 종래 대비 공정 시간 을 단축 시켜 작업 생산 성 이 증가 되 어 제품 수율 이 향상 될 수 있 는 반도체 소자 의 제조 방법 을 제공 함 에 그 목적 이 있 다 .