도 8 은 본 발명 의 실시 예 에 따른 활성 경계 퀼트 아키텍처 메모리 를 지원 하 는 경계 타일 구성 ( 800 ) 의 일 예 를 예시 한다 . 도 8 은 명확 성 을 위해 기판 층 의 컴포넌트 만 을 예시 한다 . 경계 타일 구성 ( 800 ) 은 제 1 구성 ( 805 ) 및 제 2 구성 ( 810 ) 을 포함 할 수 있 다 . 제 1 구성 ( 805 ) 은 코어 부분 의 제 1 보더 ( 예 를 들 어 , 도 4 에 도시 된 코어 부분 ( 420 ) 의 좌측 ) 상 에 위치 되 도록 구성 및 배열 될 수 있 다 . 예 를 들 어 , 경계 타일 ( 예 를 들 어 , 도 4 의 경계 타일 ( 435 ) ) 은 제 1 구성 ( 805 ) 을 이용 하 여 배열 될 수 있 다 . 제 2 구성 ( 810 ) 은 제 1 측면 에 대향 하 는 코어 부분 의 제 2 보더 ( 예 를 들 어 , 도 4 에 도시 된 코어 부분 ( 420 ) 의 우측 ) 상 에 위치 되 도록 구성 및 배열 될 수 있 다 . 예 를 들 어 , 경계 타일 은 제 2 구성 ( 810 ) 을 이용 하 여 배열 될 수 있 다 . 제 1 구성 ( 805 ) 및 제 2 구성 ( 810 ) 은 도 4 및 도 5 를 참조 하 여 설명 된 경계 타일 ( 435 ) 의 예 일 수 있 다 . 메모리 디바이스 ( 400 ) 의 경계 부분 ( 425 ) 은 구성 들 ( 805 , 810 ) 의 패턴 을 반복 하 는 것 으로 형성 될 수 있 다 . 구성 ( 805 및 810 ) 은 치수 ( 855 ) 를 가질 수 있 다 .