본 발명 은 반도체 소자 의 비트 라인 형성 방법 에 관한 것 으로서 , 보다 상세 하 게 는 , 비트 라인 을 형성 하 기 위한 저 저항 텅스텐 ( Low Resistivity Tungsten ) 공정 에서 텅스텐 막 의 균일성 을 개선 하 여 반도체 소자 의 신뢰 성 및 전기 적 특성 을 향상 시킬 수 있 는 반도체 소자 의 비트 라인 형성 방법 에 관한 것 이 다 .