상기 Data 2 를 시간 t 만큼 미리 지연 시키 는 데 , 제 3 실시 형태 에서 클럭 신호 를 지연 시키 는 데 이용 한 지연 회로 ( 63 ) 를 이용 할 수 있 다 . 이 경우 , 시리얼 / 패러 렐 변환기 ( 15 ) 에서 동기 시킬 때 에 , Data 2 를 지연 시키 는 경우 에 는 기판 ( 2 ) 이 상기 지연 회로 ( 63 ) 를 구비 해도 좋 고 , 또한 시리얼 / 패러 렐 변환기 ( 18 ) 에서 동기 시킬 때 에 Data 2 를 지연 시키 는 경우 에 는 기판 ( 3 ) 이 상기 지연 회로 ( 63 ) 를 구비 해도 좋 다 .