도 1 a 를 참조 하 면 , 셀 영역 과 주변 회로 영역 으로 구획 되 고 , 절 연막 ( 110 ) 및 스토리지 노드 용 콘 택 플러그 ( 120 ) 를 포함 하 는 하부 층 이 구비 된 반도체 기판 ( 100 ) 상 에 스토리지 전극 ( 130 ) , 유전 막 ( 140 ) 및 플레이트 전극 ( 150 ) 으로 이루어진 실린더 형 캐 패 시터 ( 160 ) 를 형성 한 후 , 이어서 , 상기 실린더 형 캐 패 시터 ( 160 ) 를 덮 도록 기판 ( 100 ) 전면 상 에 산화 막 재질 의 층간 절 연막 ( 170 ) 을 형성 한다 . 이때 , 상기 층간 절 연막 ( 170 ) 은 셀 영역 과 주변 회로 영역 에서 매우 큰 단차 를 갖 고 형성 된다 . 그런 다음 , 상기 층간 절 연막 ( 170 ) 상 에 감광막 을 형성 한다 .