도 3 은 패스트 하이버 네이트 경로 순서도 와 패스트 하이버 네이트 로부터 의 리 줌 순서도 의 예시 의 개략 적 인 모습 을 도시 한다 . 세부 사항 은 다른 실시 예 에서 달라질 수 있 다 . 도 2 의 예시 에서 , 블록 ( 80 ) 은 호스트 OS 를 나타낸다 . 하이버 네이트 데이터 는 시스템 메모리 DRAM ( 20 ) 으로 기록 된다 ( 데이터 의 일부 는 패스트 하이버 네이트 커맨드 이전 에 , 일부 는 이후 에 기록 될 수 있 다 ) . ( S 3 커맨드 와 동일 할 수 있 는 ) 패스트 하이버 네이트 커맨드 에 앞서 서 , 플랫 폼 ( 호스트 ) 이 S 0 상태 에 존재 하 고 , ( 내장 프로세서 ( 34 ) 일 수 있 거나 이 를 포함 하 는 ) 관리 가능 한 엔진 ( ME ) 이 M 0 상태 에 존재 한다 . 슬립 타입 레지스터 는 , 일부 시스템 에서 S 3 와 동일 할 수 있 는 S 4 Fast 로 설정 된다 . 슬립 인 에이블 레지스터 가 1 로 설정 되 었 을 때 , 하드웨어 인터럽트 가 생성 되 고 , 이것 은 내장 프로세서 ( 34 ) 가 하이버 네이트 데이터 를 시스템 메모리 DRAM ( 20 ) 으로부터 패스트 플 래쉬 NVRAM ( 38 ) 로 복제 하 도록 한다 . 그 다음 플랫 폼 호스트 상태 는 S 4 Fast 이 고 ME 는 상태 M 1 를 갖 는다 .