제 3 절연 층 ( 30 ) 상 에 연결 신호 라인 들 및 입력 / 출력 전극 들 이 배치 될 수 있 다 . 제 3 절연 층 ( 30 ) 상 에 제 1 관통 홀 ( CH 1 ) 및 제 2 관통 홀 ( CH 2 ) 을 통해 제 1 반도체 패턴 ( PS 1 ) 의 입력 영역 및 출력 영역 에 각각 연결 된 제 1 입력 전극 ( DE 1 ) 및 제 1 출력 전극 ( SE 1 ) 이 배치 될 수 있 다 . 제 3 절연 층 ( 30 ) 상 에 제 3 관통 홀 ( CH 3 ) 및 제 4 관통 홀 ( CH 4 ) 을 통해 제 2 반도체 패턴 ( PS 2 ) 의 입력 영역 및 출력 영역 에 각각 연결 된 제 2 입력 전극 ( DE 2 ) 및 제 2 출력 전극 ( SE 2 ) 이 배치 될 수 있 다 . 제 1 관통 홀 ( CH 1 ) 내지 제 4 관통 홀 ( CH 4 ) 은 제 1 내지 제 3 절연 층 ( 10 내지 30 ) 을 관통 할 수 있 다 .