도 4 는 본 개시 내용 의 일 실시 형태 에 따른 클록 분할기 회로 ( 400 ) 의 개략 도 이 다 . 클록 분할기 회로 ( 400 ) 는 본 개시 내용 의 일 실시 형태 에서 클록 분할기 회로 ( 254 ) 로서 사용 될 수 있 다 . 클록 분할기 회로 ( 400 ) 는 , 상보 적 클록 신호 ( IWCK 및 IWCKF ) 를 수신 하 고 상보 적 클록 신호 ( ICLK 및 ICLKF ) 를 제공 하 는 수신기 회로 ( 405 ) 를 포함 한다 . ICLK 클록 신호 및 ICLKF 클록 신호 는 플립 - 플 롭 ( FF ) 회로 ( 410 및 420 ) 의 클록 입력 에 제공 된다 . FF 회로 ( 410 및 420 ) 는 , ICLK 클록 신호 및 ICLKF 클록 신호 에 의해 클 로킹 되 어 각각 의 데이터 입력 ( D 및 DF ) 에서 상보 적 입력 신호 를 수신 하 고 데이터 출력 ( Q 및 QF ) 에서 상보 적 출력 신호 를 제공 한다 . IWCK 0 ' 클록 신호 는 FF 회로 ( 410 ) 의 데이터 출력 ( Q ) 에 제공 되 고 , IWCK 90 ' 클록 신호 는 FF 회로 ( 420 ) 의 데이터 출력 ( Q ) 에 제공 되 고 , IWCK 180 ' 클록 신호 는 FF 회로 ( 410 ) 의 데이터 출력 ( QF ) 에 제공 되 고 , IWCK 270 ' 클록 신호 는 FF 회로 ( 420 ) 의 데이터 출력 ( QF ) 에 제공 된다 . IWCK 0 ' 클록 신호 는 FF 회로 ( 420 ) 의 데이터 입력 ( D ) 에 제공 되 고 , IWCK 90 ' 클록 신호 는 FF 회로 ( 410 ) 의 데이터 입력 ( DF ) 에 제공 되 고 , IWCK 180 ' 클록 신호 는 FF 회로 ( 420 ) 의 데이터 입력 ( DF ) 에 제공 되 고 , IWCK 270 ' 클록 신호 는 FF 회로 ( 410 ) 의 데이터 입력 ( D ) 에 제공 된다 . 클록 분할기 회로 ( 400 ) 는 멀티플렉서 ( MPX ) ( 430 내지 433 ) 를 더 포함 할 수 있 다 . MPX ( 431 및 432 ) 각각 은 IWCK 0 ' 클록 신호 및 IMC 180 ' 클록 신호 를 수신 할 수 있 고 , MPX ( 432 및 433 ) 각각 은 IWCK 90 ' 클록 신호 및 IWCK 270 ' 클록 신호 를 수신 한다 . 본 개시 내용 의 일부 실시 형태 에서 , SYNCINFO 신호 가 저 논리 레벨 인 경우 , MPX ( 430 , 431 , 432 및 433 ) 는 , 각각 , IWCK 0 ' 클록 신호 를 IWCK 0 클록 신호 로서 , IWCK 180 ' 클록 신호 를 IWCK 180 클록 신호 로서 , IWCK 90 ' 클록 신호 를 IWCK 90 클록 신호 로서 , IWCK 270 ' 클록 신호 를 IWCK 270 신호 로서 선택 및 출력 할 수 있 다 . 반면 , SYNCINFO 신호 가 고 논리 레벨 인 경우 , MPX ( 430 , 431 , 432 , 433 ) 는 , 각각 , IWCK 180 ' 클록 신호 를 IWCK 0 클록 신호 로서 , IWCK 0 ' 클록 신호 를 IWCK 180 클록 신호 로서 , IWCK 270 ' 클록 신호 를 IWCK 90 클록 신호 로서 , IWCK 90 ' 클록 신호 를 IWCK 270 클록 신호 로서 선택 및 출력 할 수 있 다 .