모스 트랜지스터 들 ( M 3 , M 4 ) 각각 은 상기 게이트 구동 펄스 들 ( G 2 ', G 3 ') 에 각각 응답 하 여 교대 로 온 / 오프 된다 . 모스 트랜지스터 들 ( M 3 , M 4 ) 각각 의 상반 된 온 / 오프 동작 에 의해 상기 직류 전원 전압 ( VDD ) 은 구형파 형태 의 교류 전압 ( AVDD ) 으로 변환 되 어 출력 노드 ( N 2 ) 를 통해 출력 된다 . 이때 , 완만 한 상승 구간 을 갖 는 제 3 게이트 구동 펄스 ( G 3 ') 는 제 2 레벨 시프트 ( 134 B ) 에 의해 전체 전압 레벨 이 접 지 전압 레벨 쪽 으로 다운 되 어 엔 모스 트랜지스터 ( M 4 ) 의 게이트 단자 로 입력 된다는 점 을 주목 하 여야 한다 . 이것 은 엔 모스 트랜지스터 ( M 4 ) 의 턴 온 시간 의 의도 적 지연 을 의미 한다 . 즉 , 피 모스 트랜지스터 ( M 3 ) 의 턴 온 시점 과 엔 모스 트랜지스터 ( M 4 ) 턴 온 시점 사이 에 충분 한 턴 오프 구간 을 형성 함 으로써 , 피 모스 트랜지스터 ( M 3 ) 와 엔 모스 트랜지스터 ( M 4 ) 가 동시 에 턴 온 됨 에 따라 발생 하 는 관통 전류 ( through current ) 의 발생 이 억제 된다 . 이때 , 제 2 레벨 시프트 ( 134 B ) 에 의해 제 1 게이트 구동 펄스 ( G 1 ) 가 하강 하 는 제 2 전압 폭 을 조정 함 으로써 , 상기 턴 오프 구간 은 다양 하 게 설정 될 수 있 다 . 예컨대 , 제 1 게이트 구동 펄스 ( G 1 ) 의 하강 한 제 2 전압 폭 에 비례 하 여 상기 턴 오 프 구 간 은 증가 한다 .