TAC 구조 는 , " 3 D 메모리 장치 의 비트 라인 방향 ( 도면 에서 "" BL "" 로 표시 됨 ) 으로 2 개 의 인접 메모리 블록 ( 115 ) 사이 에 끼워 지 고 3 D 메모리 장치 의 워드 라인 방향 ( 도면 에서 "" WL "" 로 표시 됨 ) 을 따라 연장 되 는 하나 이상 의 비트 라인 ( BL ) TAC 영역 ( 160 ) 과 ", 워드 라인 방향 ( WL ) 으로 2 개 의 이웃 메모리 블록 ( 115 ) 사이 에 끼워 지 고 비트 라인 방향 ( BL ) 을 따라 연장 되 는 하나 이상 의 워드 라인 ( WL ) TAC 영역 ( 170 ) 과 , 각각 의 메모리 플레인 ( 110 ) 의 에지 에 위치 하 는 하나 이상 의 계단 구조 ( staircase structure : SS ) TAC 영역 ( 180 ) 을 포함 한다 .