또한 , 상기 와 같 은 목적 을 달성 하 기 위한 본 발명 에 따른 쉬프 트 레지스터 는 서로 다른 위상차 를 갖 는 적어도 두 개 의 클럭 펄스 를 공급 받 아 적어도 두 개 의 출력 라인 을 통해 순차 적 으로 스캔 펄스 를 출력 하 는 다수 의 스테이지 를 포함 하 며 , n ( n 은 4 이상 의 자연수 ) 번 째 스테이지 의 제 1 출력 라인 이 n 번 째 게이트 라인 , n - 1 번 째 스테이지 의 제 2 출력 라인 , n + 1 번 째 스테이지 의 인 에 이 블 용 단자 에 접속 되 며 ; 그리고 , 상기 n 번 째 스테이지 의 제 2 출력 라인 이 n - 2 번 째 스테이지 의 디스 에이블 용 단자 및 n + 1 번 째 스테이지 의 제 1 출력 라인 에 접속 된 것 을 그 특징 으로 한다 .