상기 비트 라인 패턴 은 배리어 층 패턴 , 텅스텐 층 패턴 및 하드 마스크 패턴 의 적층 구조 로 이루어져 있 고 , 상기 배리 어 층 패턴 및 텅스텐 층 패턴 측벽 에 산화 막 과 질화 막 으로 이루어진 스 페이서 가 형성 되 어 있 으며 , 상기 하드 마스크 패턴 표면 에 두 종류 의 질화 막 으로 이루어진 스 페이서 가 형성 되 어 있 는 것 을 특징 으로 하 는 반도체 소자 .