또한 , 본 예 에서 , 제 1 ~ 제 4 의 입력 단자 ( 30 - 1 ~ 30 - 4 ) 는 제 5 및 제 6 의 피 시험 메모리 ( 500 - 5 , 500 - 6 ) ( DUT 5 , 6 ) 의 데이터 입출력 단자 ( DQ 0 ~ 3 ) 에 접속 된다 . 제 5 ~ 제 8 입력 단자 ( 30 - 5 ~ 30 - 8 ) 는 제 7 및 제 8 피 시험 메모리 ( 500 - 7 , 500 - 8 ) ( DUT 7 , 8 ) 의 데이터 입출력 단자 ( DQ 0 ~ 3 ) 에 접속 된다 .