도 8 은 , 본 발명 의 일실 시예 의 신호 발생 회로 의 개략 도 이 다 . 도 9 는 , 도 8 의 실시 예의 신호 발생 회로 의 내부 개략 도 이 다 . 도 8 및 도 9 를 참조 하 고 , 신호 발생 회로 ( 400 ) 는 , 예 를 들 면 , 도 4 또는 도 5 의 제어 논리 회로 ( 214 ) 에 배치 된다 . 일실 시예 에서 는 , 신호 발생 회로 ( 400 ) 는 , 메모리 칩 ( 210 및 310 ) 의 다른 회로 블록 에 배치 할 수 도 있 다 .