채널 구조 영역 ( 210 ) 은 복수 의 적층 된 메모리 셀 을 포함 하 는 NAND 스트링 의 일부 인 채널 구조 ( 212 ) 의 어레이 를 포함 할 수 있 다 . 채널 구조 ( 212 ) 는 , " 3 D 메모리 장치 의 기판 표면 에 수직 인 방향 및 / 또는 "" 수직 방향 ""( 아래 에 상세히 설명 되 는 도 5 a 및 도 5 b 와 관련 하 여 단면도 에서 도시 됨 ) 으로 도 지칭 되 는 ", 평면도 에 수직 인 방향 을 따라 배열 되 는 복수 의 전도체 층 및 유전체 층 쌍 을 통해 연장 된다 .