제 1 - 3 동작 및 제 1 - 4 동작 에서 신호 들 ( VRE 1 _ U 및 VRE 1 _ B ) 이 증폭 회로 ( 120 ) 로 출력 될 수 있 다 . 예 로서 , 신호 들 ( VRE 1 _ U 및 VRE 1 _ B ) 은 증폭 회로 ( 120 ) 로 순차 적 으로 출력 될 수 있 다 . 신호 들 ( VRE 1 _ U 및 VRE 1 _ B ) 은 증폭 회로 ( 120 ) 의 하나 의 증폭 경로 를 통해 증폭 될 수 있 다 . 예 로서 , 증폭 회로 ( 120 ) 는 신호 들 ( VRE 1 _ U 및 VRE 1 _ B ) 을 증폭 하 도록 구성 되 는 하나 의 증폭기 를 포함 할 수 있 다 . 신호 들 ( VRE 1 _ U 및 VRE 1 _ B ) 이 하나 의 증폭 경로 를 통해 증폭 되 므로 , 신호 들 ( VRE 1 _ U 및 VRE 1 _ B ) 은 실질 적 으로 동일 한 이득 ( 예컨대 , " 도 1 의 "" A "") 에 기초 하 여 증폭 될 수 있 다 . "