일단 분리 되 면 , " 내부 에 반도체 장치 를 포함 하 는 장치 층 ( 들 ) ( 115 ) 는 예 를 들 어 스탬프 - 기재 및 / 또는 다른 미세 전사 인쇄 기술 을 통해 여러 가지 표적 또는 목적 기판 에 전사 될 수 있 다 . 도 1 c 는 본원 에 기재 된 바 와 같 은 실시 양태 에 따른 박리 층 ( 105 ) 의 에칭 후 2 개 의 전사 가능 한 장치 또는 칩 렛 ( 100 ' 및 100 "") 을 예시 한다 . 도 1 c 에 나타낸 바 와 같이 "," 전사 가능 한 장치 ( 100 ' 및 100 "") 는 파괴 가능 한 마이크 로 - 브릿지 또는 속 박부 ( 145 ) 에 의해 지지층 ( 110 ) 의 일부 ( 140 ) 에 부착 되 고 ", 지지층 ( 110 ) 의 일부 ( 140 ) 은 도 1 b 에 나타낸 선택 적 에칭 공정 후 에 잔류 하 는 박리 층 ( 105 ) 의 일부 에 의해 기판 ( 101 ) 에 부착 된 채 로 유지 된다 . 또한 , 장치 층 ( 들 ) ( 115 ) 의 반대쪽 지지층 ( 110 ) 표면 은 InAlP 박리 층 ( 105 ) 의 적어도 일부 남 아 있 는 부분 또는 잔류물 또는 미량 을 그 위 에 포함 할 수 있 다 ( 나타내 지 않 음 ) . 예 를 들 어 , " 박리 된 장치 ( 100 ' 및 100 "") 는 과산화수소 수용액 으로 세척 할 수 있 지만 ", 일부 인 - 함유 잔류물 ( 예 를 들 어 , 박리 층 에칭 반응 생성물 ) 이 지지층 ( 110 ) 의 표면 위 에 여전히 존재 할 수 있 다 . 이후 , " 장치 ( 100 ' 및 100 "") 는 이러 한 장치 ( 100 ' 및 100 "") 에 엘라스토머 스탬프 ( 또는 다른 중간 전사 요소 ) 를 누르 거나 접촉 시켜서 여러 가지 표적 기판 으로 전사 될 수 있 고 "," 이때 의 스탬프 는 속 박부 ( 145 ) 를 파괴 하 고 장치 ( 100 ' 및 100 "") 를 원하 는 목적 기판 으로 전사 하 기 에 충분 한 접착 강도 를 갖 는다 . "