도 2 를 참조 하 면 , 인 스턴스 화 된 FPGA 테스 트기 블록 ( 210 ) 은 PCIe 업 스트림 포트 ( 270 ) 를 통해 테스 트기 프로세서 에 연결 되 고 다운 스트림 포트 ( 280 ) 를 통해 DUT , 예 를 들 어 도 1 의 DUT ( 120 A ) 에 연결 된다 . 다운 스트림 포트 ( 280 ) 는 피 시험 장치 와 통신 하 도록 구성 되 며 , PCIe , ATA , SATA , NVMe , USB , SPI , JTAG 및 / 또는 SAS 와 같 은 버스 인터페이스 를 포함 하 는 임의 의 필요 한 인터페이스 를 구현 할 수 있 다 .