도 6 은 본 발명 의 다른 실시 예 에 따른 예시 적 인 선택 적 프리 차지 기술 에서 상이 한 전압 들 로 의 비트 라인 들 의 프리 차지 를 도시 하 는 블록 도 이 다 . 이런 실시 예 에서 , 상부 비트 라인 들 전부 가 공급 전압 ( VDD ) 으로 충전 되 는 것 은 아니 다 . 블록 도 ( 60 ) 는 상부 비트 라인 ( 31 ) , 캐 패 시터 ( 311 ) 에 의해 제공 된 캐 패 시 턴 스 , 하부 비트 라인 ( 33 ) , 캐 패 시터 ( 331 ) 에 의해 제공 된 캐 패 시 턴 스 , 및 다중화 스위치 ( 32 ) 를 포함 한다 . 상부 비트 라인 ( 31 ) 은 공급 전압 ( VDD ) 으로 프리 차지 되 고 , 하부 비트 라인 ( 33 ) 은 접지 ( GND ) 로 프리 차지 된다 . 이 실시 예 에서 , 각각 의 상부 비트 라인 은 상이 한 전압 으로 프리 차지 될 수 있 다 . 예 를 들 어 , 상부 비트 라인 ( 61 ) 은 접지 ( GND ) 로 프리 차지 된다 . 따라서 , 전하 공유 가 발생 할 때 , 상부 비트 라인 들 및 인버스 상부 비트 라인 들 은 모든 상부 비트 라인 들 이 공급 전압 ( VDD ) 으로 프리 차지 될 때 와 비교 하 여 낮 은 최종 전압 을 가질 것 이 다 . 부가 적 인 비트 라인 들 은 적당 한 최종 전압 을 얻 기 위하 여 접지 ( GND ) , 공급 전압 ( VDD ) , 또는 다른 공급 전압 들 ( 도시 되 지 않 음 ) 로 충전 될 수 있 다 .