도 9 a 에 도시 된 바 와 같이 , 비트 라인 바이어스 발생기 ( 304 ) 및 저 바이어스 전압 원 ( Vubl ) ( 305 ) 은 3 차원 메모리 장치 ( 900 ) ( 예 를 들 면 , 실리콘 기판 내 ) 의 하부 레벨 에 위치 될 수 있 고 , 각각 의 리드 들 은 지아 들 을 통해 비트 라인 들 ( BL 1 ~ BL 16 , BL 1 ' ~ BL 16 ') 에 수직 하 게 그리고 지아 들 ( 318 , 320 , 318 ') 을 통해 비트 라인 블 리더 다이오드 들 ( 300 ) 에 수직 하 게 지 나간다 . 이 도면 엔 도시 되 지 않 았 지만 , 워 드라인 바이어스 발생기 ( 604 ) 및 워드 라인 드라이버 들 ( 663 ) 은 유사 하 게 도 7 에 도시 된 바 와 같이 지아 들 ( 606 ) 을 통해 워드 라인 들 에 수직 하 게 리드 들 을 지나가 고 블 리더 다이오드 바이어스 전압 들 을 지아 들 ( 618 , 620 ) 을 통해 특별 비트 라인 들 ( 630 ) 에 전달 하 는 장치 의 하부 레벨 상 에 위치 될 수 있 다 . 비트 라인 블 리더 다이오드 제어 NMOS 트랜지스터 들 ( 314 a , 314 ') 는 유사 하 게 메모리 장치 ( 900 ) 의 더 낮 은 층 내 에 위치 될 수 있 고 이 들 은 소스 ( 또는 드레 인 ) 가 리드 ( 312 ) 를 통해 저 전압 바이어스 소스 ( 305 ) 에 결합 되 고 제 어 리드 ( 322 ) 를 통해 게이트 가 비트 라인 디코더 ( 120 ) 에 결합 될 수 있 다 . 비트 라인 블 리더 다이오드 제어 NMOS 트랜지스터 들 ( 314 a , 314 ') 의 드레 인 ( 또는 소스 ) 은 지아 들 ( 318 , 320 , 318 ') 을 통해 특별 워드 라인 들 ( X 3 , X 7 ) 각각 에 연결 한다 . 비트 라인 디코더 ( 120 ) 는 저 - 레벨 에서 , 이를테면 실리콘 기판 내 에 또는 메모리 어레이 의 일 측 상 에 제조 될 수 있 다 .