리피터 회로 ( 214 ) 를 통한 수신기 회로 ( 212 ) 로부터 의 전파 지연 은 리피터 회로 ( 234 ) 를 통한 수신기 회로 ( 232 ) 로부터 의 전파 지연 과 정합 될 수 있 다 . 이러 한 방식 으로 , CK ( 및 CKF ) 클록 신호 의 클록 에지 가 수신기 회로 ( 212 ) 에 의해 수신 되 는 것 과 동시 에 커맨드 ( CA < N : 0 >) 가 수신기 회로 ( 232 ) 에 의해 수신 될 때 , ( 클록 신호 ( ICLK ') 에 대한 ) 클록 에지 는 그 커맨드 에 대한 커맨드 신호 ( ICMD < N : 0 >') 를 래 칭 하 도록 FF 회로 ( 236 ) 를 클 로킹 한다 . 리피터 회로 ( 238 ) 를 통한 전파 지연 은 지연 회로 ( 216 ) 에 의해 모델링 될 수 있 어서 , FF 회로 ( 236 ) 에 의해 제공 되 는 CMDLAT < N : 0 > 신호 와 커맨드 디코더 회로 ( 240 ) 에 의해 수신 되 는 CMDLAT < N : 0 >' 신호 간 의 임의 의 지연 은 , ICK ' 클록 신호 와 지연 된 클록 신호 ( ICKD ) 간 의 지연 과 정합 될 수 있 다 . 리피터 회로 ( 238 ) 와 지연 회로 ( 216 ) 의 지연 이 정합 함 으로써 , 커맨드 ( CA < N : 0 >) 와 동시 에 수신 되 는 CK 클록 신호 의 클록 에지 가 커맨드 디코더 회로 ( 240 ) 도 클 로킹 하 여 그 커맨드 에 대한 CMDLAT < N : 0 >' 신호 를 디 코딩 하 게 된다 .