도 9 에서 볼 수 있 듯이 , 상기 픽셀 회로 부 ( PC ) 는 , 스캔 라인 ( S ) 과 데이터 라인 ( D ) 에 연결 된 제 1 박막 트랜지스터 ( TR 1 ) 와 , 제 1 박막 트랜지스터 ( TR 1 ) 와 Vdd 라인 ( V ) 에 연결 된 제 2 박막 트랜지스터 ( TR 2 ) 와 , 제 1 박막 트랜지스터 ( TR 1 ) 와 제 2 박막 트랜지스터 ( TR 2 ) 에 연결 된 커패시터 ( Cst ) 를 포함 한다 . 이 때 , 제 1 박막 트랜지스터 ( TR 1 ) 는 스위칭 트랜지스터 가 되 고 , 제 2 박막 트랜지스터 ( TR 2 ) 는 구동 트랜지스터 가 된다 . 상기 제 2 박막 트랜지스터 ( TR 2 ) 는 제 1 전극 ( 221 ) 과 전기 적 으로 연결 되 어 있 다 . 도 9 에서 제 1 박막 트랜지스터 ( TR 1 ) 와 제 2 박막 트랜지스터 ( TR 2 ) 는 P 형 으로 도시 되 어 있 으나 , 반드시 이 에 한정 되 는 것 은 아니 며 적어도 하나 가 N 형 으로 형성 될 수 도 있 다 . 상기 와 같 은 박막 트랜지스터 및 커패시터 의 개수 는 반드시 도시 된 실시 예 에 한정 되 는 것 은 아니 며 , 픽셀 회로 부 ( PC ) 에 따라 2 이상 의 박막 트랜지스터 , 1 이상 의 커패시터 가 조합 될 수 있 다 .