도 12 는 본 발명 의 제 2 실시 예 에 따른 불휘발성 메모리 장치 ( 100 b ) 를 보여 주 는 블록 도 이 다 . 도 12 를 참조 하 면 , 불휘발성 메모리 장치 ( 100 b ) 는 메모리 셀 어레이 ( 110 a ) , 어 드레스 디코더 ( 120 ) , 읽 기 및 쓰 기 부 ( 130 ) , 패스 / 페일 체크 부 ( 140 ) , 데이터 입출력 부 ( 150 ) , 전압 생 성부 ( 160 ) , 그리고 제 어 로직 ( 170 b ) 을 포함 한다 . 제 어 로직 ( 170 b ) 을 제외 하 면 , 불휘발성 메모리 장치 ( 100 b ) 는 도 1 을 참조 하 여 설명 된 불휘발성 메모리 장치 ( 100 a ) 와 동일 한 구조 를 갖 는다 . 마찬가지 로 , 메모리 셀 어레이 ( 110 a ) 의 메모리 블록 들 ( BLK 1 ~ BLKz ) 은 도 2 및 도 4 내지 도 6 을 참조 하 여 설명 된 바 와 동일 한 구조 를 갖 는다 . 따라서 , 중복 되 는 설명 은 생략 된다 .