또한 , 최근 , 스마트폰 이나 태블릿 단말기 를 비롯 한 전자 기기 의 고 기능 화 , 소형 · 박 형 화 ( 薄 型 化 ) 에 따라 , 반도체 패키지 나 프린트 배 선판 등 의 고 밀도 화 , 및 소형 · 박 형화 가 요구 되 고 있 다 . 특히 , 반도체 패키지 의 고 밀도 화 , 및 소형 · 박 형 화 를 실현 하 는 기술 로서 , 웨이퍼 레벨 패 키 징 ( WLP ) 기술 이 주목 되 고 있 고 , 채용 이 가속 화 되 고 있 다 . 이 와 같 은 WLP 에서 는 , 다이 로부터 프린트 기판 으로 의 상호 접속 으로서 , 납 프리 땜납 볼 이 사용 되 는 경우 가 많 고 , 직경 이 100 ∼ 300 ㎛ 인 땜납 볼 을 500 ㎛ 이하 의 피치 로 정확 하 게 배열 할 필요 로 있 다 . 이 에 , 솔 더 레지스 트라고 불리 는 보호 층 에 도 , 전술 한 특성 에 더 하 여 , 미세 한 패턴 형상 , 패턴 의 위치 정밀도 , 박막 에서 의 내열 성 이나 절연성 등 이 요구 되 고 있 다 .