마지막 으로 , 기판 ( 10 ) 위 즉 산화 막 ( 12 ) 의 상부 와 제 3 산화 막 스 페이서 ( 24 a ) 로 구분 된 영역 에 플로팅 게이트 ( 26 ) 를 형성 한다 . 이 공정 은 먼저 다 결정 실리콘 층 을 형성 한 후 , 제 3 산화 막 스 페이서 ( 24 a ) 의 상단 이 노출 될 때 까지 평탄 화 하 는 방식 으로 수행 된다 . 이렇게 하 여 도 12 에서 와 같이 소자 분리 막 ( 22 ) 와 플로팅 게이 트 ( 26 ) 의 측벽 이 자기 정렬 된 플로팅 게이트 어레이 가 형성 된다 .