도 2 b 및 2 c 를 참조 하 면 , 전체 구조물 상부 에 하드 마스크 층 ( 214 ) 을 형성 한 후 , 하드 마스크 층 ( 214 ) 상부 에 감광막 ( 미 도시 ) 을 형성 한다 . 다음 으로 , 리 세스 게이트 마스크 ( 미 도시 ) 로 감광막 을 노광 및 현상 하 여 리 세스 게이트 영역 을 정의 하 는 감광막 패턴 ( 216 ) 을 형성 한 후 , 감광막 패턴 ( 216 ) 을 식각 마스크 로 하드 마스크 층 ( 214 ) 과 패드 절 연막 ( 212 ) 을 식각 하 여 하부 의 반도체 기판 ( 210 ) 을 노출 하 는 리세 스 영역 ( 222 ) 을 형성 한다 . 이후 , 감광막 패턴 ( 216 ) 을 제거 한 후 , 하드 마스크 층 ( 214 ) 을 식각 마스크 로 리세 스 영역 ( 222 ) 하부 에 노출 된 반도체 기판 ( 210 ) 을 소정 두께 식각 하 여 제 1 리세 스 ( 224 ) 를 형성 한다 . 본 발명 의 일 실시 예 에 따르 면 , 하드 마스크 층 ( 214 ) 은 폴리 실리콘 층 으로 형성 하 는 것 이 바람직 하 다 . 또한 , 하 드 마 스 크 층 ( 214 ) 은 1 , 000 ~ 2 , 000 Å 의 두께 로 형성 하 는 것 이 바람직 하 다 . 본 발명 의 다른 실시 예 에 따르 면 , 리세 스 영역 ( 222 ) 은 게이트 영역 내 에 위치 되 며 , 리세 스 영역 ( 222 ) 의 폭 은 게이트 영역 의 그것 보다 좁 은 것 이 바람직 하 다 . 또한 , 제 1 리세 스 ( 224 ) 형성 을 위한 식각 공정 시 하드 마스크 층 ( 214 ) 도 함께 제거 되 는 것 이 바람직 하 다 .