이어서 , 본 실시 형태 에 사용 하 는 유기 트랜지스터 ( 6 ) 의 일례 에 대하 여 도 4 를 참조 하 면서 설명 한다 . 도 4 에 나타내 는 바 와 같이 , 본 실시 형태 에 사용 하 는 유기 트랜지스터 ( 6 ) 는 기판 ( 61 ) 상 에 게이트 전극 ( 62 ) , 게이트 절 연막 ( 63 ) , 한 쌍 의 소스 전극 ( 64 ) 및 드레 인 전극 ( 65 ) 이 순서 대로 적층 되 어 있 다 . 또한 , 유기 반도체 층 ( 66 ) 을 형성 하 고자 하 는 영역 에 개구부 를 가지 도록 , 바꾸 어 말 하 면 채널 형성 영역 에 개구부 를 가지 는 뱅크 ( 칸막이 부 ) ( 67 ) 가 형성 되 어 있 다 . 그리고 뱅크 ( 67 ) 로 둘러싸이 는 내측 영역 에 액상 재료 를 도포 함 으로써 유기 반도체 층 ( 66 ) 이 형성 되 어 있 다 . 한편 , 도 4 에 는 일례 로서 바텀 컨 택트 형 의 유기 트랜지스터 를 나타내 고 있 지만 이 에 한정 되 는 것 은 아니 며 , 탑 컨 택트 형 이나 탑 게이트 형 등 의 유기 트랜지스터 이 어도 된다 .