도 10 에서 , 행 구동 회로 ( 203 ) 는 행 디코더 ( 232 ) 를 포함 한다 . 행 구동 회로 ( 203 ) 에서 , 메모리 셀 의 행 마다 , NAND 회로 ( 331 ) 와 , NAND 회로 ( 333 ) 와 , 레벨 시프 터 ( 332 ) 와 , 레벨 시프 터 ( 334 ) 와 , 멀티플렉서 MUX 가 포함 된다 . 행 디코더 ( 232 ) 에 는 Mr 개 ( 2 Mr = m ) 의 행 어드레스 선 RA 와 제어 선 CE 와 열 디코드 신호선 R _ a ( 1 ) 내지 R _ a ( m ) 이 접속 되 어 있 다 . NAND 회로 ( 331 ) 의 입력 의 한쪽 에 는 열 디코드 신호선 R _ a ( 1 ) 이 접속 되 어 있 고 , 입력 의 다른 쪽 에 는 행 메모리 기입 제어 신호선 PWE _ R 이 접속 되 어 있 다 . NAND 회로 ( 331 ) 의 출력 에 는 레벨 시프 터 ( 332 ) 가 접속 되 어 있 다 . 레벨 시프 터 ( 332 ) 는 메모리 셀 의 게이트 선 GL 과 접속 되 어 있 다 . NAND 회로 ( 333 ) 의 입력 의 한 쪽 에 는 열 디코더 선 R _ a ( 1 ) 이 접속 되 어 있 고 입력 의 다른 쪽 에 는 제어 선 CE 가 접속 되 어 있 다 . NAND 회로 ( 333 ) 의 출력 에 는 레벨 시프 터 ( 334 ) 가 접속 되 어 있 다 . 멀티플렉서 MUX 는 레벨 시프 터 ( 334 ) , 가변 전원 선 VR , 전압선 VH , 및 용량 소자 선 CL 과 접속 되 어 있 다 .