본 발명 의 실시 예 들 에 따른 반도체 장치 는 활성 기둥 상 의 소오 스 / 드레 인부 의 적어도 하 부면 을 덮 는 스 페이서 를 포함 하 며 , 게이트 전극 이 상기 활성 기둥 의 측면 과 적어도 상기 스 페이서 의 하 부면 을 덮 는다 . 상기 스 페이서 에 의해 수직 전계 효과 트랜지스터 들 의 유효 게이트 길이 들 이 일정 하 게 되 어 일정 한 문턱 전압 을 나타낼 수 있 다 .