도 3 은 본 발명 에 따른 반도체 메모리 장치 ( 20 ) 를 보여 주 고 있 다 . 도 3 을 참조 하 면 , 반도체 메모리 장치 ( 20 ) 는 입출력 구동 회로 들 ( DQ 0 ~ DQ 6 ) , 입출력 구동 회로 들 ( DQ 0 ~ DQ 6 ) 에 내부 전압 ( IVC ) 을 공급 하 는 내부 전압 발생 회로 ( 21 ) , 데이터 의 패턴 에 따라 입출력 구동 회로 들 ( DQ 0 ~ DQ 6 ) 에 전류 를 공급 하 는 전류 공급 회로 ( 22 ) , 디 커플링 커패시터 ( DECAP ) 를 포함 하 고 있 다 .