도 1 b 는 랜덤 비트 값 을 만드 는 도 1 a 에서 설명 된 초기 값 발생기 ( 16 ) 의 유닛 ( 16 - 1 ) 의 회로 다이어그램 이 다 . 도 1 b 를 참고 하 면 , 상기 유닛 ( 16 - 1 ) 에 는 캐 패 시터 ( C ) , p - 타입 금속 - 산화 - 반도체 ( PMOS ) 트랜지스터 ( P ) 및 n - 타입 금속 - 산화 - 반도체 ( NMOS ) 트랜지스터 ( N ) 가 포함 되 어 있 다 . 캐 패 시터 ( C ) 의 한 단부 ( 참고 번호 없 음 ) 는 기준 전압 과 연결 되 어 있 고 , 타 단부 ( 참조 번호 없 음 ) 는 상기 PMOS 및 NMOS 트랜지스터 의 게이트 와 연결 되 어 있 다 . PMOS 트랜지스터 ( P ) 의 소스 는 전원 공급 부 ( DC ) 와 연결 되 어 있 고 , 드레 인 에 는 유닛 ( 16 - 1 ) 의 출력 전압 ( Vout ) 이 제공 된다 . NMOS 트랜지스터 ( N ) 의 드레 인 은 PMOS 트랜지스터 ( P ) 의 드레 인과 연결 되 어 있 고 , 소스 는 상기 기준 전압 과 연결 되 어 있 다 . 게이트 의 전압 레벨 ( Vc ) 은 캐 패 시터 ( C ) 의 온도 , 유닛 ( 16 - 1 ) 처리 제조 시 사용 되 는 처리 파라 메터 , 또는 캐 패 시터 ( C ) 의 잔류 전하 에 따라 달라진다 . 그러므로 , Vc 의 값 은 예측 가능 하 지 않 다 . 만일 Vc 가 PMOS 트랜지스터 ( P ) 를 턴 온 ( turn on ) 시키 기 에 충분히 네 가티 브 ( negative ) 라면 , 출력 전압 ( Vout ) 이 전원 공 급기 ( DC ) 의 전압 레벨 까지 충분히 끌려가 서 유닛 ( 16 - 1 ) 이 논리 적 하이 레벨 , " 즉 "" 1 "" 을 제공 하 도록 한다 . 만일 ", Vc 가 NMOS 트랜지스터 ( N ) 를 턴 온 시키 기 에 충분히 포지티브 ( positive ) 라면 , 출력 전압 ( Vout ) 이 기준 전압 까지 끌려가 서 유닛 ( 16 - 1 ) 이 논리 적 로우 레벨 , " 즉 "" 0 "" 를 제공 하 도록 한다 . 16 - 비트 초기 값 발생기 ( 16 ) 의 예 가 주어진 경우 라면 ", 상기 유닛 ( 16 - 1 ) 으로 는 총 16 개 의 유닛 이 필요 하 다 . 상기 16 개 의 유닛 각각 이 그 결과 초기 값 비트 값 의 원인 이 된다 . 캐 패 시 터 상태 가 유닛 마다 다르 므로 , 초기 값 발생기 ( 16 ) 에 의해 제공 된 초기 값 은 예상 가능 하 지 않 다 . 즉 , 랜덤 하 다 .