여기 서 , 상기 ' 도 4 c ' 에서 와 같이 비트 라인 콘 택 홀 ( 335 ) 내벽 에 비트 라인 콘 택 홀 스 페이서 ( 340 a ) 가 형성 되 어 있 기 때문 에 제 2 저장 전극 콘 택 홀 ( 360 ) 의 상부 가 과도 하 게 확장 되 는 경우 에 발생 하 는 SAC 페일 을 방지 하 고 , 비트 라인 콘 택 플러그 ( 342 ) 와 저장 전극 콘 택 플러그 ( 365 ) 간 의 공간 마진 을 충분히 확보 할 수 있 다 .