도 1 을 참조 하 면 , 본 발명 의 실시 예 에 따른 셀 어레이 또는 셀 영역 ( 300 ) 은 복수 개 의 단위 비휘발성 메모리 셀 ( cell , 100 , 이하 단위 셀 또는 복수 의 셀 ) 을 포함 한다 . 본 발명 의 실시 예 에 따른 셀 어레이 ( 300 ) 은 로우 ( row ) 방향 ( X 축 방향 ) 으로 신장 된 복수 개 의 워드 라인 ( WL 0 - WL 15 ) 과 , 워드 라인 ( WL 0 - WL 15 ) 과 직교 하 도록 컬럼 ( column ) 방향 ( Y 축 방향 ) 으로 신장 된 복수 개 의 비트 라인 ( BL 0 - BL 15 ) 을 포함 한다 . 또한 , 워드 라인 ( WL ) 과 비트 라인 ( BL ) 이 직교 하 는 지점 에 배치 된 복수 개 의 비휘발성 메모리 셀 ( cell , 100 ) 을 포함 한다 . 또한 , 비휘발성 메모리 셀 ( cell , 100 ) 의 각각 의 컨트롤 게이트 ( CG ) 는 워드 라인 ( WL 0 - WL 15 ) 과 연결 되 고 , 드레 인 영역 은 비트 라인 ( BL 0 - BL 15 ) 과 연결 되 며 , 소스 영역 은 소스 라인 ( SL 0 - SL 15 ) 과 연결 된다 .