결국 , 비트 라인 단일 장치 드라이버 PMOS ( 163 a ) 는 중간 의 음 의 전압 을 선택 된 비트 라인 ( 122 ) 에 전달 하 고 , 워드 라인 단일 장치 드라이버 NMOS ( 663 a ) 는 중간 의 양 의 전압 을 선택 된 워드 라인 에 전달 하 여 , 메모리 셀 ( S ) 을 저 저항 상태 로 설정 하 기 에 충분 한 선택 된 셀 ( S ) 에 조합 된 역 바이어스 를 인가 한다 . 예 시 적 조합 된 역 바이어스 ( 약 8 볼트 ) 는 메모리 셀 들 ( 140 ) 내 다이오드 의 브레이크 다운 전압 보다 크 며 , 선택 된 메모리 셀 에 설정 하 기에 ( 즉 , 저항률 전환 저장 소자 ( 142 ) 를 이 의 저 저항 상태 로 변환 ) 충분 한 전류 ( 예 를 들 면 , 약 1 마이크 로 암페어 ) 를 야기 한다 . 블 리더 다이오드 들 ( 300 a , 600 a ) 은 특정 비트 라인 및 워드 라인 조합 을 선택 하 는 동일 인가 된 전압 들 에 의해 블 리더 다이오드 제어 장치 들 ( 314 a , 614 a ) 이 턴 오프 되 기 때문 에 선택 된 라인 바이어 싱에 간섭 하 지 않 는다 . 사전 - 바이어 싱 단계 에서 모든 비트 라인 들 및 워드 라인 들 은 접지 전압 에 바이어스 된다 . 턴 온 되 는 블 리더 다이오드 제어 NMOS 트랜지스터 ( 314 ') 는 낮 은 음 의 전압 을 블 리더 다이오드 ( 300 b ) 에 공급 하 며 유사 하 게 워드 라인 블 리더 다이오드 제어 PMOS ( 614 b ) 는 낮 은 양 의 전압 을 블 리더 장치 ( 600 b ) 에 공급 한다 . 이 상태 에서 , 비 선택 된 비트 및 워드 라인 단일 장치 드라이버 들 ( 163 ', 663 b ) 은 오프 되 고 비 선택 된 라인 바이어스 에 간섭 하 지 않 는다 . 비 선택 된 라인 블 리더 다이오드 들 ( 314 ', 614 b ) 은 비 선택 된 라인 들 을 접지 에 가깝 게 유지 한다 . 이 에 따라 , 반 선택 된 셀 들 ( F , H ) 에 걸친 역 바이어스 는 각각 중간 의 음 의 전압 및 중간 의 양 의 전압 의 레벨 ( 예 를 들 면 , 약 4 V ) 에 유지 된다 . 역 바이어스 는 바람직 하 게 메모리 셀 들 ( 140 ) 내 다이오드 들 의 브레이크 다운 전압 미만 이 고 따라서 반 선택 된 셀 들 ( F , H ) 내 누설 전류 ( 점선 화살표 들 로 도시 된 ) 는 각각 블 리더 다이오드 들 ( 600 b , 300 b ) 에 흐르 는 전류 미만 이 거나 이 와 같 다 . 개요도 에 도시 된 블 리더 다이오드 들 을 구현 하 기 위해 복수 블 리더 다이오드 들 이 메모리 장치 에 포함 될 수 있 고 , 그럼 으로써 저 다이오드 전압 강하 ( 예 를 들 면 , 약 0 . 8 V ) 에서 누설 전류 들 을 공급 할 수 있 다 . 또한 비 선택 된 셀 U 순방향 바이어스 는 전압 드리프트 를 제한 할 것 이 다 .