또한 , 상기 제 1 본딩 패드 ( 171 ) 와 상기 제 2 본딩 패드 ( 172 ) 사이 의 간격 ( d ) 이 125 마이크 로 미터 보다 크 게 배치 되 어야 , 반도체 소자 의 제 1 본딩 패드 ( 171 ) 와 제 2 본딩 패드 ( 172 ) 사이 에서 단락 이 발생 하 지 않 을 수 있 도록 최소 공간 이 확보 될 수 있 고 , 광추 출 효율 을 향상 시키 기 위한 발광 면적 을 확보 할 수 있 어 상기 반도체 소자 ( 100 ) 의 광도 ( Po ) 가 증가 될 수 있 다 .