상기 퓨 징 회로 ( 211 ) 는 각각 이 제 1 전원 ( VDD ) 를 수신 하 기 위한 제 1 전원 라인 과 복수 의 출력 단자 들 ( FS [ 3 : 0 ] ) 중 에서 대응 되 는 출력 단자 사이 에 접속 된 복수 의 업 퓨즈 메탈 들 ( FU [ 3 : 0 ] ) , 및 각각 이 복수 의 트랜지스터 들 ( 301 , 303 , 305 , 및 307 ) 중 에서 대응 되 는 트랜지스터 를 통하 여 제 2 전원 ( VSS ) 를 수신 하 기 위한 제 2 전원 라인 과 상기 복수 의 출력 단자 들 ( FS [ 3 : 0 ] ) 중 에서 대응 되 는 출력 단자 사이 에 접속 된 복수 의 다운 퓨즈 메탈 들 ( FD [ 3 : 0 ] ) 을 포함 한다 . 상기 업 퓨즈 메탈 들 ( FU [ 3 : 0 ] ) 각각 과 상기 다운 퓨즈 메탈 들 ( FD [ 3 : 0 ] ) 각각 은 안티 - 퓨즈 ( anti - fuse ) 또는 e - 퓨즈 ( electrical fuse ) 로 구현 될 수 도 있 다 .