다음 에 , 서브 필드 SF 1 의 미소 발광 행정 LL 에서 는 , Y 전극 드라이버 ( 53 ) 가 , 도 28 에 나타낸 바 와 같이 정극 성 의 소정 의 피크 전위 를 갖 는 미소 발광 펄스 LP 를 행전 극 Y 1 ∼ Yn 에 동시 에 인가 한다 . 이러 한 미소 발광 펄스 LP 의 인가 에 따라 , 점 등 모드 로 설정 되 어 있 는 방전 셀 PC 내 의 열 전극 D 및 행전 극 Y 간 에 있 어서 미소 발광 방전 이 야기 된다 . 즉 , 미소 발광 방전 LL 에서 는 , 방전 셀 PC 내 의 행전 극 Y 및 열 전극 D 사이 에서 는 방전 이 야기 되 나 , 행전 극 X 및 Y 사이 에서 는 방전 이 야기 되 지 않 는 전위 를 행전 극 Y 에 인가 함 으로써 , 점 등 모드 로 설정 되 어 있 는 방전 셀 PC 내 의 열 전극 D 및 행전 극 Y 사이 에 만 미소 발광 방전 을 야기 시키 는 것 이 다 . 이때 , 미소 발광 펄스 LP 의 피크 전위 는 , 후술 하 는 서브 필드 SF 2 이후 의 서 스테인 행정 I 에서 인가 하 는 서 스테인 펄스 IP 의 피크 전위 보다 도 낮 은 전위 이 고 , 예 를 들 면 , 후술 하 는 선택 소거 어드레스 행정 WD 에 있 어서 행전 극 Y 에 인가 되 는 베이스 전위 와 동일 하 다 . 또 , 도 28 에 나타낸 바 와 같이 , 미소 발광 펄스 LP 에 있 어서 의 전위 의 상승 구간 에서 의 시간 경과 에 따른 변화 율 은 , 리셋 펄스 RP 에 있 어서 의 상승 구간 에서 의 변화 율 보다 도 높 게 하 고 있 다 . 즉 , 미소 발광 펄스 LP 의 전 연부 에 있 어서 의 전위 추이 를 리셋 펄스 의 전 연부 에서 의 전위 추이 보다 도 가파르 게 함 으로써 , 리셋 방전 보다 도 강한 방전 을 야기 시키 는 것 이 다 . 여기 에서 , 이러 한 방전 은 , 열 측 음극 방전 이 고 , 또한 , 서 스테인 펄스 IP 보다 도 그 펄스 전압 이 낮 은 미소 발광 펄스 LP 에 의해 야기 된 방전 이 기 때문 에 , 행전 극 X 및 Y 사이 에 야기 되 는 서 스테인 방전 보다 도 그 방전 에 따른 발광 휘도 가 낮 다 . 즉 , 미소 발광 행정 LL 에서 는 , 상기 리셋 방전 보다 도 높 은 휘도 레벨 의 발광 을 수반 하 는 방전 이 지만 , 서 스테인 방전 보다 그 방전 에 따른 휘도 레벨 이 낮 은 방전 , 즉 표시 용 으로 이용 할 수 있 는 정도 의 미소 한 발광 을 수반 하 는 미소 발광 방전 으로서 야기 시키 는 것 이 다 . 이때 , 미소 발광 행정 LL 의 직전 에 있 어서 실시 되 는 제 1 선택 기입 어드레스 행정 W 1 w 에서 는 , 방전 셀 PC 내 의 열 전극 D 및 행전 극 Y 사이 에 선택 기입 어드레스 방전 이 야기 된다 . 따라서 , 서브 필드 SF 1 에서 는 , 이러 한 기입 어드레스 방전 에 따른 발광 과 상기 미소 발광 방전 에 따른 발광 에 의해 휘도 레벨 0 보다 1 단계 만큼 고 휘도 인 계조 에 대응 한 휘도 가 표현 되 는 것 이 다 .