도 12 에 는 본 실시 예 에 따라 현재 코어 는 이미 처리 된 출력 데이터 를 DRAM 이나 다른 코어 로 전송 하 는 작업 을 계속 수행 하 고 새로운 코어 는 새로운 데이터 를 처리 하 는 모습 이 도시 되 어 있 다 . 도 12 를 참조 하 면 , 제 1 코어 ( 11 ) 는 제 1 코어 ( 11 ) 에 연결 된 제 1 스크래치 패드 메모리 ( 12 ) 의 출력 버퍼 의 O 2 를 출력 하 고 , 제 2 코어 ( 21 ) 는 제 2 코어 ( 21 ) 에 연결 된 제 2 스크래치 패드 메모리 ( 22 ) 의 입력 버퍼 의 I 3 을 처리 함 으로써 O 3 을 생성 한다 . 제 1 코어 ( 11 ) 의 입출력 버퍼 가 모두 비어지 면 태 스 크 이동 이 완료 되 고 , 새로운 태 스 크 가 제 1 코어 ( 11 ) 에 연결 된 제 1 스크래치 패 드 메모리 ( 12 ) 를 사용 할 수 있 다 .