도 1 및 도 2 를 함께 참조 하 고 , 전원 이 온 ( On ) 으로 될 때 , 제 어 회로 ( 110 ) 는 , 전자 퓨즈 세트 ( 120 [ m ] ) 를 검출 하 여 검출 신호 ( DT [ m ] ) 를 생성 하 고 , 제 어 회로 ( 110 ) 는 , 검출 신호 ( DT [ m ] ) 에 근거 하 여 전자 퓨즈 세트 ( 120 [ m ] ) 의 전자 퓨즈 ( 120 [ m ] [ 1 ] ~ 120 [ m ] [ n ] ) 가 용단 되 어 있 는지 여부 를 판정 하 고 , 전자 퓨즈 ( 120 [ m ] [ 1 ] ~ 120 [ m ] [ n ] ) 에 용단 동작 을 실시 할지 여부 를 결정 한다 . 상세 하 게 는 , 제 어 회로 ( 110 ) 는 , 전자 퓨즈 ( 120 [ m ] [ 1 ] ~ 120 [ m ] [ n ] ) 의 제 1 단 ( 고 ( 高 ) 전 위단 ) 의 퓨즈 전압 ( VP [ m ] [ 1 ] ~ VP [ m ] [ n ] ) 을 검출 하 고 , 퓨즈 전압 ( VP [ m ] [ 1 ] ~ VP [ m ] [ n ] ) 과 제 1 임계 치 전압 의 전압 값 의 크기 를 비교 하 여 검출 신호 ( DT [ m ] ) 를 생성 하 고 , 계속 해서 , 제 어 회로 ( 110 ) 는 , 검출 신호 ( DT [ m ] ) 에 근거 하 여 전자 퓨즈 ( 120 [ m ] [ 1 ] ~ 120 [ m ] ) 가 용단 되 어 있 는지 여부 를 판정 한다 . 퓨즈 전압 ( VP [ m ] [ n ] ) 은 , m 번 째 의 전자 퓨즈 세트 ( 120 [ m ] ) 의 n 번 째 의 전자 퓨즈 ( 120 [ m ] [ n ] ) 의 제 1 단 ( 고전 위단 ) 의 전압 을 나타낸다 . 이 실시 예 에서 는 , 제 1 임계 치 전압 은 , 설계 요건 에 따라 결정 된다 . 검출 신호 ( DT [ m ] ) 는 , 예 를 들 면 , 1 세트 의 논리 신호 일 수 있 고 , 전자 퓨즈 ( 120 [ m ] [ 1 ] ~ 120 [ m ] [ n ] ) 의 퓨즈 전압 ( VP [ m ] [ 1 ] ~ VP [ m ] [ n ] ) 및 제 1 임계 치 전압 의 전압 값 의 비교 결과 를 나타내 는 것 에 이용 된다 . 다음 으로 , 제 어 회로 ( 110 ) 는 , 검출 신호 ( DT [ m ] ) 에 근거 하 여 복수 의 전자 퓨즈 중 적어도 하나 의 전자 퓨즈 가 용단 된 전자 퓨즈 라고 판정 할 때 , 즉 , 전자 퓨즈 세트 ( 120 [ m ] ) 중 의 전자 퓨즈 ( 120 [ m ] [ 1 ] ~ 120 [ m ] [ n ] ) 중 적어도 하나 의 전자 퓨즈 가 용단 되 어 있 을 때 , 제 어 회로 ( 110 ) 는 , 적어도 하나 의 용단 된 전자 퓨즈 가 속하 는 전자 퓨즈 세트 에 대한 덮어쓰 기 ( overwrite ) 동작 을 디스 에이블 ( disable ) 로 한다 .