메인 출력 버퍼 ( MOUT ) 는 , 데이터 출력 타이밍 신호 ( DOUTZ ) 의 활성 화 중 에 유효 해 지 는 낸드 게이트 및 노어 게이트 로 각각 제어 되 는 pMOS 트랜지스터 및 nMOS 트랜지스터 를 갖 는 일반 적 인 트라이스 테이트 ( tristate ) 타입 의 출력 버퍼 이 다 . pMOS 트랜지스터 의 소스 는 , 전원 선 ( VDDQ ) 에 접속 되 어 있 다 . nMOS 트랜지스터 의 소스 는 , 접지선 ( VSS ) 에 접속 되 어 있 다 . 서브 출력 버퍼 ( SOUT ) 는 , 메인 출력 버퍼 ( MOUT ) 와 동일 한 회로 구성 이 다 . 단 , 서브 출력 버퍼 ( SOUT ) 는 , 낸드 게이트 및 노어 게이트 가 티 피컬 신호 ( TYPMZ ) 의 고 레벨 기간 에 무효 가 되 며 , 출력 노드 가 고 임피던스 상태 가 된다 . 서브 출력 버퍼 ( SOUT ) 는 , 저 레벨 의 티 피컬 신호 ( TYPMZ ) 를 받 고 있 는 사이 에 활성 화 되 어 , 입력 신호 ( DQ 0 ) 를 출력 신호 ( DQ ) 로서 출력 한다 . 이 에 따라 , 티 피컬 신호 ( TYPMZ ) 가 저 레벨 일 때 , 데이터 출력 버퍼 ( 28 ) 의 구동 능력 ( DRV ) 은 상대 적 으로 높 아 지 며 ( 도 3 의 STG ) , 티 피컬 신호 ( TYPMZ ) 가 고 레벨 일 때 , 데이터 출력 버퍼 ( 28 ) 의 구동 능력 ( DRV ) 은 상대 적 으로 낮 아 진다 ( 도 3 의 TYP ) .