도 5 는 , 도 3 의 디코더 ( 11 ) 를 구성 하 는 4 개 의 NAND 게이트 ( 170 ) 부터 NAND 게이트 ( 173 ) 까지 에 대한 입력 신호 와 출력 신호 와 의 관계 를 나타낸다 . 제 1 행은 , NAND 게이트 ( 170 ) 에 대한 입력 신호 와 출력 신호 와 의 관계 를 나타내 고 , 입력 으로서 B [ 0 ] 와 B [ 2 ] 가 주어지 고 , 출력 으로서 Cx [ 0 ] 가 얻 어 진다 . 제 2 행 내지 제 4 행은 , 각각 NAND 게이트 ( 171 ) 부터 NAND 게이트 ( 173 ) 까지 에 대한 입력 신호 와 출력 신호 의 관계 를 나타낸다 .