본 발명 의 실시 예 에 따른 게이트 구동회 로 는 , 도 2 에 도시 된 바 와 같이 , 다수 의 제 1 출력 라인 들 ( 241 a _ L ) 을 갖 는 제 1 및 제 2 쉬프 트 레지스터 ( SR _ R ) 와 , 상기 제 1 쉬프 트 레지스터 ( SR _ L ) 의 제 1 출력 라인 들 에 교차 하 도록 배열 된 제 1 및 제 2 리 페어 라인 과 , 상기 제 2 쉬프 트 레지스터 ( SR _ R ) 의 제 1 출력 라인 들 에 교차 하 도록 배열 된 제 3 및 제 4 리 페어 라인 을 포함 한다 .