실시 예 에 따라 , 도 2 의 메모리 셀 어레이 ( 30 ) 가 제 1 층 에 형성 된 제 1 워드 라인 에 연결 되 는 제 1 메모리 셀 들 과 , 상기 제 1 층 상부 의 제 2 층 에 형성 된 제 2 워드 라인 에 연결 되 는 제 2 메모리 셀 들 을 포함 할 때 , 상기 제 1 메모리 셀 에 대한 비트 라인 프리 차지 구간 이 시작 되 는 시점 으로부터 상기 제 1 워드 라인 에 인접 한 제 1 인접 워드 라인 이 플로팅 되 는 시점 과 , 상기 제 2 메모리 셀 에 대한 비트 라인 프리 차지 구간 이 시작 되 는 시점 으로부터 상기 제 2 워드 라인 에 인접 한 제 2 인접 워드 라인 이 플로팅 되 는 시점 은 서로 다를 수 있 다 .