각 셀 스트링 에 2 개 의 드레 인 측 더미 메모리 셀 들 ( DDC 1 , DDC 2 ) 이 제공 된다 . 하지만 , 이 는 예시 적 인 것 으로서 각 셀 스트링 에 3 개 이상 의 드레 인 측 더미 메모리 셀 들 이 제공 될 수 있 음 이 이해 될 것 이 다 . 각 셀 스트링 들 의 드레 인 측 더미 메모리 셀 들 ( DDC 1 , DDC 2 ) 은 드레 인 선택 트랜지스터 ( DST ) 와 노멀 메모리 셀 들 ( MCp + 1 ~ MCn ) 사이 에 직렬 연결 된다 . 각 셀 스트링 의 제 1 드레 인 측 더미 메모리 셀 ( DDC 1 ) 의 게이트 는 제 1 드레 인 측 더미 워드 라인 ( DDWL 1 ) 에 연결 된다 . 각 셀 스트링 의 제 2 드레 인 측 더미 메모리 셀 ( DDC 2 ) 의 게이트 는 제 2 드레 인 측 더미 워드 라인 ( DDL 2 ) 에 연결 된다 .