구체 적 으로 , 반도체 층 ( 18 ) 및 소스 / 드레 인 패턴 이 형성 된 게이트 절 연막 ( 16 ) 상 에 보호막 ( 26 ) 이 형성 된 후 , 제 3 마스크 를 이용 한 포 토리 쏘 그래피 공정 및 식각 공정 에 의해 패 터닝 되 어 드레 인 전극 ( 20 b ) 을 노출 시키 는 제 1 콘 택 홀 ( 40 ) , 게이트 하부 패드 ( 14 a ) 및 데이터 하부 패드 ( 22 a ) 를 노출 시키 는 제 2 및 제 3 콘 택 홀 ( 50 , 60 ) 이 형성 된다 .