일부 실시 예 에서 , 제 1 인버터 는 제 2 PMOS 트랜지스터 , 제 3 PMOS 트랜지스터 및 제 2 NMOS 트랜지스터 를 더 포함 한다 . 제 2 PMOS 트랜지스터 의 소스 단자 는 제 1 포지티브 공급 레벨 에 결합 된다 . 제 2 PMOS 트랜지스터 의 게이트 단자 는 기준 레벨 에 의해 바이어스 된다 . 제 2 PMOS 트랜지스터 의 드레 인 단자 는 제 1 PMOS 트랜지스터 의 소스 단자 에 결합 된다 . 제 3 PMOS 트랜지스터 의 소스 단자 는 제 1 PMOS 트랜지스터 의 드레 인 단자 에 결합 된다 . 제 3 PMOS 트랜지스터 의 게이트 단자 는 기준 레벨 에 의해 바이어스 된다 . 제 3 PMOS 트랜지스터 의 드레 인 단자 는 제 1 노드 에 결합 된다 . 제 2 NMOS 트랜지스터 의 드레 인 단자 는 제 1 노드 에 결합 된다 . 제 2 NMOS 트랜지스터 의 게이트 단자 는 제 2 포지티브 공급 레벨 에 의해 바이어스 된다 . 제 2 NMOS 트랜지스터 의 소스 단자 는 제 1 NMOS 트랜지스터 의 드레 인 단자 에 결합 된다 . 제 1 NMOS 트랜지스터 의 소스 단자 는 네거티브 공급 레벨 에 결합 된다 . 제 1 인버터 는 제 1 노드 상 의 제 1 전압 도메인 에서 변화 하 는 제 1 반전 신호 를 생성 하 도록 구성 된다 .