" 제 3 절연 층 ( 150 "") 이 상기 반도체 기판 ( 100 ) 을 전면 상 에 형성 되 고 ", 비트 라인 콘 택 플러그 ( 235 ) 가 상기 제 3 , " 제 2 및 제 1 절연 층 들 ( 150 """, 150 '," 150 ) 을 연속 적 으로 관통 하 여 상기 공통 드레 인 영역 ( 135 d ) 에 접속 된다 . 제 3 절연 층 ( 150 "") 상 에 상기 비트 라인 콘 택 플러그 ( 235 ) 와 접속 된 비트 라인 ( 240 ) 을 형성 한다 . "