싱 귤 레이 션 될 때 , 반도체 디바이스 ( 300 ) 는 도 31 에 도시 된 도면 에 대응 할 수 있 다 . 이해 할 수 있 는 바 와 같이 , 전자 컴 포 넨 트 ( 320 ) 및 전자 컴 포 넨 트 ( 330 ) 는 서브 스트레이트 ( 110 ) 에 결합 되 거나 임베디드 되 어 있 으며 , 그 측면 은 인 캡슐 란트 ( 115 ) 에 의해 코팅 되 고 그 상면 이 인 캡슐 란트 ( 115 ) 로부터 노출 되 어 있 다 . 일부 예 들 에서 , 전자 컴 포 넨 트 ( 320 ) 또는 전자 컴 포 넨 트 ( 330 ) 의 하 면은 서브 스트레이트 ( 110 ) 의 하면 에서 인 캡슐 란트 ( 115 ) 로부터 노출 될 수 있 다 . 일부 예 들 에서 , 전자 디바이스 ( 320 ) 의 상면 은 액티브 영역 및 터미널 ( 321 ) 을 포함 한다 . 일부 예 들 에서 , 전자 디바이스 ( 330 ) 의 상면 은 액티브 영역 및 터미널 ( 322 ) 을 포함 한다 . 내부 인터 커넥트 ( 180 A ) 는 터미널 ( 321 ) 을 서브 스트레이트 ( 110 ) 의 서브 스트레이트 인터 커넥트 ( 112 ) 에 결합 시키 고 , 내부 인터 커넥트 ( 180 B ) 는 터미널 ( 331 ) 을 서브 스트레이트 ( 110 ) 의 다른 서브 스트레이트 인터 커넥트 ( 112 ) 에 결합 한다 . 전자 디바이스 들 ( 320 및 330 ) 은 서브 스트레이트 ( 110 ) 의 인 캡슐 란트 ( 115 ) 의 일부 에 의해 서로 싱 귤 레이 션 된다 . 커버 구조 ( 350 ) 는 컴파트먼트 ( 351 및 352 ) 를 분할 하 고 전자 컴 포 넨 트 ( 320 ) 를 전자 컴 포 넨 트 ( 330 ) 로부터 분리 하 는 인 캡슐 란트 ( 115 ) 의 일부 위 에 위치 되 는 디바이 저 벽 ( 355 ) 을 포함 한다 . 일부 예 들 에서 , 전자 컴 포 넨 트 ( 320 ) 는 컴파트먼트 ( 352 ) 의 어퍼 처 ( 390 B ) 를 통해 방사 를 방출 하 는 방사 방출 컴 포 넨 트 를 포함 할 수 있 다 . 일부 예 들 에서 , 전자 컴 포 넨 트 ( 330 ) 는 컴파트먼트 ( 351 ) 의 어퍼 처 ( 390 A ) 를 통해 전자 컴 포 넨 트 ( 320 ) 에 의해 방출 된 방사 의 반사 를 감 지 또는 검출 하 는 방사 수신 컴 포 넨 트 를 포함 할 수 있 다 . 일부 예 들 에서 , 보호 층 들 ( 370 A 및 370 B ) 은 전자 컴 포 넨 트 ( 330 ) 에 의해 방출 된 방사 에 대해 반투명 할 수 있 어서 , 전자 디바이스 ( 330 ) 로부터 그러 한 방사 의 방출 및 전자 디바이스 ( 320 ) 에 의한 그러 한 방사 의 반사 의 검출 을 허용 한다 . 일부 예 들 에서 , 디바이 저 벽 ( 355 ) 또는 컴파트먼트 ( 351 ) 는 전자 컴 포 넨 트 ( 330 ) 에 의해 방출 된 방사 에 대해 불 투명 할 수 있 으며 , 그러 한 방사 는 컴파트먼트 ( 351 ) 로 들어가 는 것 이 제한 되 고 어퍼 처 ( 390 A ) 를 통하 지 않 고 전자 컴 포 넨 트 ( 320 ) 에 직접 적 으로 들어가 는 것 이 제한 된다 .