복수 의 메모리 셀 스트링 ( MS ) 은 각각 스트링 선택 트랜지스터 ( SST ) , 접지 선택 트랜지스터 ( GST ) , 및 복수 의 메모리 셀 트랜지스터 ( MC 1 , MC 2 , … , MCn - 1 , MCn ) 를 포함 할 수 있 다 . 스트링 선택 트랜지스터 ( SST ) 의 드레 인 영역 은 비트 라인 ( BL : BL 1 , BL 2 , … , BLm ) 과 연결 되 며 , 접지 선택 트랜지스터 ( GST ) 의 소스 영역 은 공통 소스 라인 ( CSL ) 과 연결 될 수 있 다 . 공통 소스 라인 ( CSL ) 은 복수 의 접지 선택 트랜지스터 ( GST ) 의 소스 영역 이 공통 으로 연결 된 영역 일 수 있 다 .