이러 한 반도체 집 적 회로 장치 의 미세화 에 따라 , 이러 한 미세 한 비아 홀 또는 배선 홈 에 있 어서 는 배리어 메탈 막 또는 Cu 시드 막 의 성막 이 , 종래 의 PVD 법 에서 는 스텝 커버리지 의 관점 에서 곤란 해 지 고 있 어 , low - K 재료 로 이루어지 는 층간 절 연막 에 데미지 를 주 지 않 는 저온 에서 우수 한 스텝 커버리지 를 실현 할 수 있 는 MOCVD 법 또는 ALD 법 에 의한 성막 기술 이 연구 되 고 있 다 .