일 실시 예 에서 , 상기 제 1 트랜지스터 는 , 제 1 채널 영역 과 , 상기 제 1 채널 영역 의 양측 에 배치 된 제 1 전도성 영역 및 제 2 전도성 영역 과 , 상기 제 2 전도성 영역 을 사이 에 개재 하 고 상기 제 1 채널 영역 으로부터 이격 된 제 2 채널 영역 과 , 상기 제 2 채널 영역 을 사이 에 개재 하 고 상기 제 2 전도성 영역 으로부터 이격 된 제 3 전도성 영역 과 , 제 1 절 연막 을 사이 에 개재 하 고 상기 제 1 채널 영역 과 중첩 되 는 제 1 게이트 전극 과 , 상기 제 1 절 연막 을 사이 에 개재 하 고 상기 제 2 채널 영역 과 중첩 되 는 제 2 게이트 전극 을 포함 할 수 있 다 .