반도체 패턴 은 산화물 반도체 를 포함 할 수 있 다 . 예 를 들 어 , 게이트 절 연막 및 게이트 전극 에 의해 노출 된 반도체 패턴 의 소스 영역 및 드레 인 영역 은 게이트 절 연막 의 형성 공정 에 의해 도체 화 된 영역 일 수 있 다 . 그러나 , 디스플레이 장치 에서 는 게이트 절 연막 의 형성 공정 에서 반도체 패턴 을 구성 하 는 산화물 반도체 중 일부 가 게이트 절 연막 의 측면 에 증착 될 수 있 다 . 게이트 절 연막 의 측면 에 증착 된 산화물 반도체 에 의해 반도체 패턴 과 게이트 전극 사이 는 쇼트 ( short ) 될 수 있 다 . 즉 , 디스플레이 장치 에서 는 게이트 절 연막 의 형성 공정 에 의해 박막 트랜지스터 의 특성 이 저하 될 수 있 다 .