상기 제 1 tRAS 제 어부 ( 310 ) 는 뱅크 액티브 신호 ( BA < 0 >) 를 입력 받 고 , tRAS 제어 신호 [ tRASCONT ( 이하 , 제 1 퓨즈 제어 신호 ( Fuse < 0 >))] 및 제 1 테스트 신호 ( TM < 0 >)] 의해 소정 값 만큼 지연 된 펄스 를 생성 한다 . 상기 제 1 tRAS 제 어부 ( 310 ) 는 뱅크 액티브 신호 ( BA < 0 >) 의 신호 를 입력 받 는 제 1 지 연기 ( DLY 1 ) , 상기 제 1 지 연기 ( DLY 1 ) 의 출력 을 입력 받 는 제 2 지 연기 ( DLY 2 ) , 제 1 퓨즈 제어 신호 ( Fuse < 0 >) 및 제 1 테스트 신호 ( TM < 0 >) 를 입력 받 는 제 1 노아 게이트 ( NR 1 ) , 상기 제 1 노아 게이트 ( NR 1 ) 의 출력 을 입력 받 는 제 1 인버터 ( IV 1 ) , 및 상기 제 1 인버터 ( IV 1 ) 의 출력 을 입력 받 는 제 2 인버터 ( IV 2 ) 를 구비 한다 . 또한 , 상기 제 1 지 연기 ( DLY 1 ) 의 출력 을 입력 받 고 , 상기 제 1 인버터 ( IV 1 ) 의 출력 을 제 1 제 어단 이 입력 받 으며 , 상기 제 2 인버터 ( IV 2 ) 의 출력 을 제 2 제 어단 이 입력 받 아 제 1 지연 신호 ( D 1 ) 를 생성 하 는 제 1 패스 게이트 ( TP 1 ) , 상기 제 1 및 제 2 지 연기 ( DLY 1 , DLY 2 ) 를 지나 출력 된 신호 를 입력 받 고 , 상기 제 2 인버터 ( IV 2 ) 의 출력 을 제 1 제 어단 이 입력 받 으며 , 상기 제 1 인버터 ( IV 1 ) 의 출력 을 제 2 제 어단 이 입력 받 아 제 2 지연 신호 ( D 2 ) 를 생성 하 는 제 2 패스 게이트 ( TP 2 ) 를 구비 한다 .