따라서 , 본 발명 의 일부 실시 예 들 의 교시 들 에 따르 면 , 복잡 한 회로 들 이 50 마이크로미터 이하 의 두께 를 갖 는 초 박형 의 플렉서블 한 플라스틱 막 들 의 표면 ( 들 ) 상 에 형성 될 수 있 다 . 그러나 , 전술 된 바 와 같이 , 플라스틱 막 은 예 를 들 어 대략 1 밀리미터 의 두께 를 포함 하 는 임의 의 적절 한 두께 를 가질 수 도 있 다 . 각종 실시 예 들 의 프로세스 들 의 처리 들 은 일반 적 으로 표준 반도체 제조 환경 들 에 적용 가능 하 다 . 또한 , 본원 에 기술 된 프로세스 들 은 반도체 인터 커넥트 처리 시 의 장래 스케일링 발전 에 더 적용 할 수 있 다 . 일부 실시 예 들 은 예 를 들 어 박형 의 플라스틱 막 의 양 측면 들 상 에 상호 접속 된 회로 를 포함 하 는 다층 인터 커넥트 들 을 제공 할 수 있 다 . 일부 실시 예 들 에서 , 박형 의 플라스틱 막 들 상 에 형성 된 회로 는 예 를 들 어 신호 송 신 과 같 은 특정 기능 들 을 수행 할 수 있 다 . 또한 , 일부 실시 예 들 에서 전자 회로 는 육안 에 는 보이 지 않 을 수 있 기 때문 에 충분히 처리 된 플라스틱 막 은 거의 투명 하 게 보일 수 있 다 . 박막 플라스틱 들 ( 104 또는 106 ) 에 대한 전자 회로 ( 108 ) 의 처리 에 관한 부가 적 인 상세 들 은 도 2 를 참조 하 여 후술 된다 .