전술 한 바 와 같이 , 본 발명 은 P 형 폴리 실리콘 막 의 증착 공정 과 P 형 폴리 실리콘 막 내 에 카운터 도핑 공정 을 수행 하 여 N 형 불순물 이 이온 주입 된 P 형 폴리 실리콘 막 을 NMOS 영역 에 형성 하 는 리 세스 게이트 의 전극 물질 로 사용 함 으로써 , 문턱 전압 을 결정 하 는 지역 은 일함수 를 높 게 유지 하 여 채널 의 이동도 개선 및 전류 구동력 을 증가 시킴 과 아울러 GIDL 이 발생 되 는 지역 에서 는 도핑 농도 를 낮 게 가 져감 에 따라 GIDL 현상 을 개선 시킬 수 있 게 된다 .