한편 , 도 18 의 ( b ) 를 참조 하 면 , 저항 스테이지 ( Rout stage ) 는 하나 이상 의 MOS 트랜지스터 들 ( M 11 , M 12 ) 을 포함 할 수 있 다 . 또한 , 도 18 의 ( c ) 를 참조 하 면 , 저항 스테이지 ( Rout stage ) 는 하나 이상 의 MOS 트랜지스터 들 ( M 21 ~ M 24 ) 을 포함 할 수 있 다 . 일 예 로서 , MOS 트랜지스터 들 ( M 21 ~ M 24 ) 은 2 개 의 쌍 의 미러 형태 로 구현 될 수 있 으며 , 저항 스테이지 의 한 쌍 의 MOS 트랜지스터 들 ( M 21 , M 22 ) 의 게이트 가 서로 전기 적 으로 연결 되 고 , 또한 저항 스테이지 의 다른 한 쌍 의 MOS 트랜지스터 들 ( M 23 , M 24 ) 의 게이트 가 서로 전기 적 으로 연결 될 수 있 다 . 도 18 에 도시 된 각종 회로 들 의 특징 은 전술 한 실시 예 에서 와 동일 또는 유사 하 므로 이 에 대한 구체 적 인 설명 은 생략 된다 .