이상 에서 살펴본 바 와 같이 , 종래 의 서브 워드 라인 드라이버 회로 는 각 PMOS 트랜지스터 ( P 1 ~ P 4 ) 에 대응 되 는 액티브 영역 들 ( PA ) 을 N 타입 의 웰 영역 ( 20 ) 내 에 동일 간격 을 두 고 도 1 의 서브 워드 라인 ( 10 , 12 , 14 , 16 ) 배치 순서 와 동일 하 게 순서 대로 배치 되 도록 레이아웃 된다 .