에칭 프로세스 가 수행 되 어 더미 게이트 스택 ( 30 ) 및 게이트 스 페이서 ( 38 ) 에 의해 커버 되 지 않 은 돌출 반도체 핀 ( 126 ', 226 ') 의 부분 을 에칭 할 수 도 있 어 , 도 6 에 도시 되 어 있 는 구조 를 생성 한다 . 각각 의 프로세스 는 도 18 에 도시 되 어 있 는 프로세스 흐름 ( 400 ) 에서 프로세스 ( 416 ) 로서 예시 되 어 있 다 . 리세 싱 은 이방성 일 수 도 있 고 , 따라서 더미 게이트 스택 ( 30 ) 및 게이트 스 페이서 ( 38 ) 바로 하위 에 있 는 돌출 반도체 핀 ( 126 ', 226 ') 의 부분 은 보호 되 고 , 에칭 되 지 않 는다 . 리세 싱 된 반도체 핀 / 스트립 ( 126 / 126 ', 226 / 226 ') 의 상면 은 몇몇 실시 예 에 따라 STI 영역 ( 22 ) 의 상면 ( 22 A ) 보다 낮 을 수 도 있 다 . 반도체 핀 / 스트립 ( 126 / 126 ', 226 / 226 ') 의 에칭 된 부분 에 의해 남겨진 공간 은 리세 스 ( 40 ) 라 칭하 고 , 이 리세 스 는 더미 게이트 스택 ( 30 ) 의 서로 반대쪽 에 있 는 측 부들 에 위치 된 부분 , 및 돌출 반도체 핀 ( 126 ', 226 ') 의 나머지 부분 들 사이 의 부분 을 포함 한다 .