백사이드 절연 층 ( 207 ) 은 FET 센서 ( 200 ) 의 하 면 부 의 실리콘 기판 ( 201 ) 상 에 형성 된 실리콘 산화 막 이 다 . 상술 하 였 듯이 , 본 실시 예 에서 는 도 3 a 와 같 은 SOI 구조 의 실리콘 기판 에 의하 여 제작 되 었 기 때문 에 백사이드 절연 층 ( 207 ) 은 상부 실리콘 기판 ( 201 ) 과 하부 실리콘 기판 ( 301 ) 사이 에 형성 된다 . 그러나 소자 의 각 구성 은 상부 실리콘 기판 ( 201 ) 에 형성 되 므로 본 명세서 에서 FET 센서 ( 200 ) 의 하 면 부 라 함 은 상부 실리콘 기판 ( 201 ) 의 하 면 부를 의미 하 는 것 으로 사용 되 었 다 .