패 키 징 기술 은 에스 아이피 ( single inline package , SIP ) , 디아 이피 ( dual inline package , DIP ) , 큐 에 프피 ( quad flat package , QFP ) , 비지 에이 ( ball grid array , BGA ) 순 으로 발전 되 어 왔 다 . 최근 에 는 , 단위체 적 당 실장 효율 을 높이 기 위하 여 , 씨에스피 ( chip scale package , CSP ) , 엠씨 피 ( multi chip package , MCP ) , 에스 씨에스피 ( stacked CSP , SCSP ) , 더블유 엘 씨에스피 ( wafer level CSP , WLCSP ) 등 과 같 은 패 키 징 기술 도 개발 되 었 다 . 나아가 기판 상 에 반도체 칩 들 이 제조 된 상태 에서 다 이 본딩 , 몰딩 , 트리밍 , 마킹 등 의 일련 의 조립 공정 을 수행 한 다음 , 상기 기판 을 절단 하 여 바로 반도체 장치 를 생산 하 는 더블유 엘피 ( wafer level package , WLP , 이하 ' 웨이퍼 레벨 패키지 ' 라고 한다 ) 기술 도 개발 되 었 다 . 나아가 웨이퍼 레벨 패키지 기술 은 수직 방향 으로 웨이퍼 레벨 패키지 들 을 적층 하 는 스택 웨이퍼 레벨 패키지 까지 발전 되 었 다 . 이하 , 도 1 을 참조 하 여 종래 의 웨이퍼 레벨 패키지 에 대하 여 설명 한다 .