도 42 는 도 15 의 메모리 블록 ( BLKb ) 의 제 7 실시 예 에 따른 등 가 회로 ( BLKb _ 7 ) 를 보여 주 는 회로도 이 다 . 도 41 의 등가 회로 ( BLKb _ 6 ) 와 비교 하 면 , 동일 한 행의 낸드 스트링 들 ( NS ) 의 스트링 선택 트랜지스터 들 ( SSTa , SSTb ) 은 스트링 선택 라인 ( SSL ) 을 공유 한다 .