기판 ( 30 ) 은 , 예 를 들 어 유리 , 또는 폴리 이미드 등 의 가요 성 이 있 는 수지 를 포함 한다 . 기판 ( 30 ) 은 언더 코트 층 ( 31 ) 에 의해 덮여 있 다 . 언더 코트 층 ( 31 ) 상 에 는 반도체 층 ( 41 ) 이 형성 되 어 있 고 , 반도체 층 ( 41 ) 은 게이트 절 연막 ( 33 ) 에 의해 덮여 있 다 . 게이트 절 연막 ( 33 ) 상 에 는 게이트 전극 ( 43 ) 이 형성 되 어 있 고 , 게이트 전극 ( 43 ) 은 패 시베이 션 막 ( 35 ) 에 의해 덮여 있 다 . 드레 인 전극 ( 45 ) 및 소스 전극 ( 47 ) 은 , 게이트 절 연막 ( 33 ) 과 패 시베이 션 막 ( 35 ) 을 관통 하 여 반도체 층 ( 41 ) 에 접속 되 어 있 다 . 반도체 층 ( 41 ) , 게이트 전극 ( 43 ) , 드레 인 전극 ( 45 ) 및 소스 전극 ( 47 ) 에 의해 박막 트랜지스터 ( 40 ) 가 구성 된다 . 박막 트랜지스터 ( 40 ) 는 , 복수 의 단위 화소 의 각각 에 대응 하 도록 마련 되 어 있 다 . 언더 코트 층 ( 31 ) , 게이트 절 연막 ( 33 ) 및 패 시베이 션 막 ( 35 ) 은 , 예 를 들 어 SiO 2 또는 SiN 등 의 무기 절연 재료 로 형성 되 어 있 다 .