도 3 은 도 2 의 초기 화 블락 ( 100 ) 을 구체 적 으로 나타내 는 도면 이 다 . 그리고 , 도 4 는 도 3 의 초기 화 블락 ( 100 ) 의 주요 신호 의 타이밍 도 이 다 . 도 3 및 도 4 를 참조 하 면 , 상기 초기 화 블락 ( 100 ) 은 초기 논리 게이트 ( 111 ) 및 제 1 초기 플립 플 럽 ( 113 ) 및 제 2 초기 플립 플 럽 ( 115 ) 을 구비 한다 . 바람직 하 기 로 는 , 상기 초기 논리 게이트 ( 111 ) 는 상기 시작 펄스 신호 ( XSTB ) 와 상기 기준 클락 신호 ( RCLK ) 를 입력 으로 하 는 낸 드 게이트 이 다 . 그러므로 , 상기 초기 논리 게이트 ( 111 ) 는 , " 상기 시작 펄스 신호 ( XSTB ) 가 "" H "" 상태 에서 상기 기준 클락 신호 ( RCLK ) 의 논리 상태 를 반전 시킨다 ( 도 4 의 t 11 및 t 12 참조 ) . "