상기 기판 ( 11 ) 상 에 는 소정 패턴 의 소스 및 드레 인 전극 ( 14 , 14 ') 가 형성 되 고 , 그 상부 에 는 유기 반도체 층 ( 15 ) 이 구비 되 어 있 다 . 상기 소스 및 드레 인 전극 ( 14 , 14 ') 및 유기 반도체 층 ( 15 ) 을 덮 도록 절연 층 ( 13 ) 이 구비 된 다음 , 게이트 전극 ( 12 ) 이 형성 되 어 있 다 . 상기 게이트 전극 ( 12 ) 은 도 1 에서 볼 수 있 듯이 , 소스 및 드레 인 전극 ( 14 , 14 ') 과 중첩 되 도록 할 수 있 으나 , 반드시 이 에 한정 되 는 것 은 아니 다 .