가드 링 ( 100 ) 은 도 6 에 도시 된 바 와 같이 , 반도체 칩 의 기판 ( 46 ) 상 에 적층 되 는 층간 절 연막 ( 41 ) 에 스 크 라 이브 라인 ( 45 ) 에 해당 하 는 영역 에 반도체 칩 ( 40 ) 을 감싸 도록 비 아홀 ( 41 a ) 을 형성 하 고 , 금속 배 선시 비 아홀 ( 41 a ) 에 구리 ( Cu ) , 알루미늄 ( Al ) , 텅스텐 ( W ) 등 을 ECP 공정 이나 CVD 공정 등 에 의해 증착 하 며 , 층간 절 연막 ( 41 ) 상면 을 CMP 공정 등 의 평탄 화 공정 에 의해 평탄 화 시킴 으로써 금속 링 ( 110 ) 을 형성 하 고 , 이러 한 공정 의 반복 에 의하 여 나머지 층간 절 연막 ( 42 , 43 , 44 ) 마다 비 아홀 ( 42 a , 43 a , 44 a ) 에 금속 링 ( 120 , 130 , 140 ) 을 각각 형성 하 도록 하 여 가드 링 ( 100 ) 을 형성 하 게 된다 .