도면 에 도시 된 바 와 같이 제 2 압축 부 는 다수 의 데이터 입출력 라인 ( GIO _ 00 ~ GIO _ 31 ) 을 논리 연산 하 는 다수 의 낸드 게이트 ( NA 00 ~ 31 ) 와 낸드 게이트 ( NA 00 ~ 31 ) 의 출력 을 반전 하 여 출력 핀 ( DQ 0 ~ 3 ) 으로 출력 하 는 다수 의 인버터 ( I 00 ~ 31 ) 를 포함 하 여 구성 된다 .