다음 으로 , 도 20 에 도시 하 는 바 와 같이 , 열 CVD 에 의해 , 산화 막 ( 5 ) , 소자 영역 ( 1 A , 1 B ) , 및 게이트 전극 ( 13 ) 상 에 , 산화 실리콘 막 을 형성 한다 . 그리고 , 산화 실리콘 막 을 이방성 에칭 하 여 , 게이트 전극 ( 13 ) 의 양측 벽면 에 , 측벽 절 연막 ( 15 ) 을 형성 한다 . 측벽 절 연막 ( 15 ) 의 막 두께 는 , 예컨대 90 ㎚ 로 한다 .