도 1 b 에 도시 된 바 와 같이 , 홈 ( A ) 이 형성 된 반도체 기판 ( 10 ) 상 에 게이트 하부 스 페이서 용 절 연막 으로서 제 1 질화 막 ( 11 b ) 및 제 1 산화 막 ( 11 a ) 을 순차 적 으로 증 착 한다 . 이때 , 제 1 산화 막 ( 11 a ) 은 제 1 질화 막 ( 11 b ) 에 대한 스트레스 ( stress ) 를 완화 시키 는 버퍼 ( buffer ) 막 으로 작용 한다 .