도 8 에 는 , 톱 게이트 형 박막 트랜지스터 를 본 발명 의 방법 을 이용 하 여 형성 했 을 때 의 전류 - 전압 특성 으로부터 측정 한 문턱 전위 의 동작 시간 에 대한 시프트 량 을 나타낸다 . 장치 구조 는 , 소스 · 드레 인 전극 ( 12 ) 에 는 DC 스퍼터 법 에 의해 형성 된 Al 도프 산화아연 투명 도 전막 을 , 산화물 반도체 채널 층 ( 13 ) 에 는 고주파 스퍼터 법 에 의해 형성 된 산화아연 주석 산화물 반도체 막 을 , 게이트 절 연막 ( 16 ) 에 는 상압 ( 常壓 ) CVD 법 에 의해 형성 된 산화 실리콘 막 을 , 게이트 전극 ( 17 ) 에 는 DC 스퍼터링 법 에 의해 성장 된 Al 막 으로 하 고 , 전체 를 질화알루미늄 막 에 의해 패 시베이 션 막 ( 18 ) 에 의해 보호 하 고 있 다 . 본 장치 에 대해서 , 전류 온 - 오프 비 는 109 이상 의 양호 한 값 이 얻 어 지 고 있 지만 , 본 발명 의 표면 처리 를 이용 하 는 것 으로 , 더욱 신뢰 성 의 향상 이 가능 하 다 . 실제로 이용 한 표면 처리 의 방법 으로서 는 , 기상 ( 氣相 ) 법 을 이용 해 황화수소 가스 를 상온 의 진공 조 내 에서 3 × 104 Pa 정도 의 압력 으로 30 분 보관 하 는 방법 으로 행했 다 . 또 , 게다가 초고진공 조 내 에서 유황 , 셀렌 의 분자 빔 처리 에 대해서 도 행했 다 . 결과 를 100 시간 의 연속 동작 시험 으로 예측 되 는 500 시간 후 의 Vth 시프트 량 으로 하 여 기재 하 면 , 표면 처리 하 지 않 은 것 이 3 . 2 V 였 던 것 에 대해 , 황화수소 기상 처리 가 0 . 1 V , 유황 의 분자 빔 처리 가 0 . 05 V , 셀렌 의 분자 빔 처리 가 0 . 3 V 로 모두 양호 한 값 을 나타냈 다 . 전류 온 - 오프 비 로서 도 109 이상 의 양호 한 값 이 얻 어 진 것 외 에 , 산화물 반도체 결정 의 제어 가 비교 적 용이 한 톱 게이트 구조 에서 는 이동도 ( 移動 度 ) 로서 도 50 ~ 100 cm 2 / Vs 로 양호 한 성능 이 얻 어 지 고 있 고 , 본 발명 에 의한 산화아연 주석 박막 트랜지스터 의 안정 동작 과 도 어울려 액정 디스플레이 나 유기 EL 디스플레이 용 장치 뿐 만 아니 라 , 13 . 56 MHz 동작 가능 한 패시브 ( passive ) RFID ( radio frequency identifica tion ) 등 으로 의 용도 가 가능 한 것 을 나타낼 수 있 었 다 .