언급 한 바 와 같이 , 본 발명 에서 의 엘리 베이 티 드 소스 / 드레 인 은 반도체 기판 표면 상 에 형성 하 고 , 상대 적 으로 고온 인 제 1 온도 에서 선택 적 에피택시 얼 성장 을 수행 하 여 획득 한 제 1 박막 과 , 상기 제 1 박막 상 에 형성 하 고 , 상대 적 으로 저온 인 제 2 온도 에서 선택 적 에피택시 얼 성장 을 수행 하 여 획득 한 제 2 박막 을 포함 한다 . 여기 서 , 상대 적 고온 인 제 1 온도 에서 선택 적 에피택시 얼 성장 을 수행 할 경우 에 는 깍 인 면 이 다소 발생 할 수 있 으나 품질 이 양호 한 박막 의 획득 이 가능 하 다 . 즉 , 불순물 을 도핑 할 때 별다른 손상 을 받 지 않 는 박막 의 수득 이 가능 한 것 이 다 . 반면 에 , 상대 적 저온 인 제 2 온도 에서 선택 적 에피택시 얼 성장 을 수행 할 경우 에 는 품질 은 다소 저하 되 더라도 깍 인 면 의 발생 이 거의 없 는 박막 의 획득 이 가능 하 다 . 그러므로 , 본 발명 에서 와 같이 상기 제 1 박막 과 제 2 박막 을 포함 하 는 엘리 베이 티 드 소스 / 드레 인 은 불순물 을 도핑 하 여도 거의 손상 을 받 지 않 으면서 도 깍 인 면 의 발생 이 거의 없 기 때문 에 게이트 패턴 의 폭 이 0 . 35 ㎛ 이하 를 갖 는 반도체 메모리 소자 에 도 용이 하 게 적용 할 수 있 다 .