지금 까지 설명 한 바 와 같이 , 본 발명 에 따른 리세 스 게이트 를 갖 는 반도체 소자 의 제조 방법 에 의하 면 , 활성 영역 끝단 에 어택 방지 용 마스크 막 패턴 을 형성 한 다음 , 리세 스 채널 용 트렌치 를 형성 하 기 위한 식각 공정 을 진행 함 으로써 식각 공정 에서 어택 이 발생 하 는 것 을 감소 시킬 수 있 다 . 이 에 따라 공정 마진 이 충분 한 라인 앤드 스페이스 타입 의 마스크 막 패턴 을 이용 하 여 리세 스 채널 용 트렌치 를 형성 하 기 위한 식각 공정 을 진행 하 여 공정 마진 을 향상 시킬 수 있 다 .