도 1 을 참조 할 때 , 본 개시 의 일 실시 예 에 따른 제 1 반도체 패키지 ( 100 a ) 는 반도체 칩 ( 101 ) , 칩 패드 ( 102 ) , 제 1 절연 층 ( 103 ) , 제 1 도전 성 비아 ( 104 ) , 재 배선 층 ( 105 ) , 제 2 절연 층 ( 106 ) , 제 2 도전 성 비아 ( 107 ) , 제 1 유비 엠 ( under bump material , UBM , 108 a ) , 제 1 외부 연결 단자 ( 109 a ) , 및 보호 층 ( 110 ) 을 포함 할 수 있 다 .