일 실시 형태 에서 , 반도체 디바이스 는 , 기판 위 로 돌출 하 는 제 1 핀 , 제 2 핀 , 및 상기 제 1 핀 과 상기 제 2 핀 사이 의 제 3 핀 과 , 상기 제 1 핀 , 상기 제 2 핀 , 및 상기 제 3 핀 위 의 게이트 유전체 층 과 , 상기 게이트 유전체 층 위 에서 상기 게이트 유전체 층 과 접촉 하 며 , 상기 제 1 핀 의 제 1 측벽 과 제 1 상부 면 을 따라 연장 되 는 제 1 일 함수층 과 , 상기 게이트 유전체 층 위 에서 상기 게이트 유전체 층 과 접촉 하 며 , 상기 제 2 핀 의 제 2 측벽 과 제 2 상부 면 을 따라 연장 되 는 제 2 일 함수층 으로서 , 상기 제 1 일 함수층 과 상기 제 2 일 함수층 은 상이 한 재료 를 포함 하 는 , 상기 제 2 일 함수층 과 , 상기 제 1 핀 위 의 제 1 게이트 전극 , 상기 제 2 핀 위 의 제 2 게이트 전극 , 및 상기 제 3 핀 위 의 제 3 게이트 전극 을 포함 한다 . 일 실시 형태 에서 , 상기 제 1 일 함수층 은 상기 제 3 핀 의 제 1 측벽 을 따라 연장 되 고 , 상기 제 2 일 함수층 은 상기 제 3 핀 의 제 1 측벽 의 반대편 인 상기 제 3 핀 의 제 2 측벽 을 따라 연장 된다 . 일 실시 형태 에서 , 상기 제 1 일 함수층 은 상기 제 3 핀 의 상부 면 의 제 1 부분 을 따라 연장 되 고 , 상기 제 2 일 함수층 은 상기 제 3 핀 의 상부 면 의 제 2 부분 을 따라 연장 된다 .