도 2 를 참조 하 면 , 다른 종래 기술 에 따른 입력 블록 은 복수 의 어드레스 를 인가 받 기 위한 복수 의 어드레스 패드 ( 80 A , 80 B ) 와 , 각 어드레스 패드 ( 80 A , 80 B ) 에 인접 하 여 위치 하 며 , 어 드레스 패드 ( 80 A , 80 B ) 의 출력 을 입력 받 아 내부 클럭 ( ICLK ) 에 대한 셋 업 / 홀드 타임 을 확보 하 기 위한 복수 의 어드레스 버퍼 와 복수 의 딜레이 ( 85 A , 85 B ) 와 , 클럭 ( CLK ) 을 인가 받 기 위한 클럭 패드 ( 90 A ) 와 , 클럭 패드 ( 90 A ) 을 내부 전압 레벨 로 변환 하 여 내부 클럭 ( ZCLKF ) 으로 드라이빙 하 기 위한 클럭 드라이버 ( 90 B ) 와 , 복수 의 어드레스 버퍼 및 복수 의 딜레이 ( 85 A , 85 B ) 의 출력 에 지연 을 내부 클럭 ( ZCLKF ) 에 동기 시켜 해당 내부 어드레스 로 출력 하 기 위한 복수 의 어드레스 래치 ( 90 C ) 를 포함 한다 .