본 발명 의 실시 예 에 따른 반도체 메모리 장치 의 동작 방법 은 프로그램 검증 동작 시 메모리 셀 어레이 의 다수 의 워드 라인 들 에 검증 전압 및 패스 전압 을 인가 하 는 단계 , 상기 다수 의 워드 라인 들 및 선택 라인 들 에 일정 전압 을 인가 하 는 단계 , 상기 일정 전압 이 인가 되 는 중 상기 메모리 셀 어레이 의 공통 소스 라인 에 설정 전압 을 인가 하 는 단계 , 상기 워드 라인 들 에 인가 되 는 상기 일정 전압 을 차단 한 후 상기 워드 라인 들 의 전위 레벨 을 디스 차지 하 는 단계 , 및 상기 선택 라인 들 에 인가 되 는 상기 일정 전압 을 차단 한 후 상기 선택 라인 들 의 전위 레벨 을 디스 차지 하 는 단계 를 포함 한다 .