이어서 , 채널 층 ( 122 ) 상 의 게이트 절연 층 ( 124 ) 을 둘러싸 는 게이트 전극 층 ( 126 ) 을 형성 한다 . 구체 적 으로 , 일부 가 제거 된 소자 분리 층 ( 115 a ) 을 다시 채워 제 3 반도체 층 ( 104 c ) 의 상부 면 과 동일 한 레벨 을 갖 는 소자 분리 층 ( 115 b ) 을 형성 한다 . 그 후 , 제 1 방향 으로 연장 되 고 채널 층 ( 122 ) 을 둘러싸 는 게이트 전극 층 ( 126 ) 을 형성 한다 . 게이트 전극 층 ( 126 ) 은 폴리 실리콘 막 의 단일 막 , 폴리 실리콘 막 과 이것 보다 비저항 이 작 은 도전 성 물질 의 복합 막 , 내화 금속 단일 막 또는 내화 금속 복합 막 으로 형성 할 수 있 다 . 게이트 전극 층 ( 126 ) 은 통상 의 리소그래피 방식 을 이용 하 여 형성 할 수 있 으며 , 다 마신 방식 에 의해서 도 형성 할 수 있 다 .