파워 업 시퀀스 동안 에 , 디바이스 어드레스 ( DA ) 또는 디바이스 식별 ( ID ) 할당 동작 은 인 에 이 블 된 PLL 로 각 디바이스 로 자동 으로 실행 된다 . 그래서 , 이런 동작 에 대해 , PLL 이 모든 구성 요소 에서 턴 온 될지라도 , 각 구성 요소 의 입력 측 은 , ID 할당 완료 신호 ( 379 ) 의 논리 제로 상태 에 의해 도 34 C 에 도시 된 바 와 같이 90 ° 위상 시프트 된 클록 대신 에 기준 클록 신호 Ref _ clk 를 갖 는다 . 입력 데이터 가 이미 메모리 제어기 로부터 의 데이터 와 센터 정렬 된 클록 을 가지 고 있 기 때문 에 , " 이전 의 구성 요소 ( 또는 디바이스 ) 는 데이터 와 센터 정렬 된 클록 을 생성 시킨다 . 이런 면제 ( exemption ) 는 ID 할당 전 에 만 발생 한다 . 그것 은 ID 할당 완료 신호 ( 379 ) 에 의해 제어 된다 . 그것 이 "" 로우 "" 이 면 "," 그것 은 Ref _ clk 에 접속 되 는 "" 0 "" 입력 을 인 에 이 블 시킬 것 이 다 . 그것 이 "" 하이 "" 이 면 "," 그것 은 90 ° 위상 시프트 된 클록 에 접속 되 는 "" 1 "" 입력 을 인 에 이 블 시킬 것 이 다 . 메모리 제어기 에서 센터 정렬 된 클록 과 에지 정렬 된 클록 간 의 타이밍 관계 의 제어 는 소스 동기 방식 을 지원 하 는 데 필요 로 된다 . 모든 턴 온 PLL 경우 와 비교 하 면 ", 이것 은 전력 소비 의 50 % 하락 을 제공 한다 . 메모리 제어기 에서 센터 정렬 된 클록 과 에지 정렬 된 클록 간 의 제어 의 예 들 은 2008 년 11 월 28 일자 로 출원 된 미국 특허 원 제 12 / 325 , 074 호 에 개시 되 어 있 다 .