액세스 동작 의 제 1 부분 동안 디 지트 라인 ( 805 ) 및 플레이트 ( 815 ) 전압 의 결과 로서 , 제 1 논리 상태 ( 가령 , " 논리 "" 1 "") 가 메모리 셀 에 이전 에 써졌 기 때문 에 ", 제 1 논리 상태 와 동일 한 경우 타깃 논리 상태 를 쓰 기 위한 어떠 한 추가 동작 이 필요 하 지 않 을 수 있 다 . 따라서 , 예 를 들 어 , 프리 차지 커맨드 전 에 메모리 셀 에 제 1 논리 상태 를 쓰 기 위한 커맨드 가 수신 되 는 경우 , 또는 리 프레시 또는 라이트 - 백 시나리오 내 감지 된 논리 상태 가 제 1 논리 상태 인 경우 , 제 1 논리 상태 가 메모리 셀 에 이미 써졌 을 수 있 다 . 따라서 , 타깃 논리 상태 가 제 1 논리 상태 인 때 , 플레이트 ( 815 ) 의 전압 이 증가 된 후 ( 가령 , 도 7 의 시간 t 3 이후 ) , 0 전압 이 메모리 셀 양단 에 인가 될 수 있 고 ( 가령 , 디 지트 라인 ( 805 ) 과 플레이트 ( 815 ) 간 에 0 전압 차동 이 존재 할 수 있 음 ) , 이 는 선택 된 메모리 셀 상 의 스트레스 를 감소 시킬 수 있 고 그 밖 의 다른 ( 비 선택 ) 메모리 셀 에 대한 교란 또는 누설 의 위험 을 감소 시킬 수 있 다 . 일부 예시 에서 , 타깃 논리 상태 가 제 1 논리 상태 와 동일 한 경우 , t 5 까지 디 지트 라인 ( 805 ) 은 플레이트 와 연결 ( 가령 , 분로 ) 된 채 유지 될 수 있 다 .