도 2 는 본 발명 에 적용 가능 한 반도체 디바이스 테스트 시스템 의 테스트 헤드 를 개략 적 으로 보인 사시도 이 다 . 도 2 에 도시 한 바 와 같이 1 장 에 다수 , 예 를 들 어 16 개 의 반도체 디바이스 를 테스트 할 수 있 는 시스템 보드 ( 22 ) 가 다수 , 예 를 들 어 3 행 * 20 열 의 행렬 형태 로 규칙 적 으로 배열 되 어 이루어진다 . 또한 , 각각 의 시스템 보드 ( 22 ) 에 는 16 개 의 반도체 디바이스 를 동시 에 테스트 할 수 있 도록 각각 이 다수 의 핀 , 예 를 들 어 100 핀 으로 이루어진 총 4 개 의 핀 그룹 ( pin group ) ( 1 개 의 핀 그룹 당 4 개 의 반도체 디바이스 가 연결 됨 ) ( 22 a ) 이 간격 을 두 고 나란히 배열 되 어 있 고 , 각각 의 핀 그룹 ( 22 a ) 에 는 유지 또는 보수 시 분리 가 가능 한 커넥터 ( 이하 이 를 ' 시스템 보드 커넥터 ' 라 한다 ) ( 미 도시 ) 가 그 고정기 구물 에 의해 고정 적 으로 설치 되 어 있 다 .