메모리 셀 어레이 ( 110 ) 는 데 이타 를 저장 하 는 메모리 셀 들 과 , 상기 메모리 셀 들 을 선택 하 여 활성 화 하 는 워드 라인 들 과 , 상기 메모리 셀 의 데 이타 를 입출력 할 수 있 는 비트 라인 들 ( BLe , BLo ) 을 포함 하 며 , 상기 복수 개 의 워드 라인 들 및 복수 개 의 비트 라인 들 이 메 트릭스 형태 로 배열 된 구조 이 다 . 상기 메모리 셀 어레이 ( 110 ) 는 소스 선택 트랜지스터 ( SSL ) 와 드레 인 선택 트랜지스터 ( DSL ) 들 사이 에 직렬 연결 된 메모리 셀 들 을 포함 하 는데 이 를 스트링 ( string ) 구조 라 한다 . 상기 메모리 셀 들 의 게이트 는 워드 라인 들 에 연결 되 며 , 동일 한 워드 라인 에 공통 으로 연결 된 메모리 셀 들 의 집합 을 페이지 ( page ) 라 한다 . 각각 의 비트 라인 에 연결 된 복수 개 의 스트링 들 이 공통 소스 라인 에 병렬 로 연결 되 어 블록 ( block ) 을 구성 한다 .