도 1 을 참조 하 면 , 반도체 메모리 장치 ( 10 ) 는 제 1 반도체 막 ( SE 1 ) 과 비트 라인 들 ( BL ) 사이 에 배치 된 게이트 적층 체 ( GST ) , 게이트 적층 체 ( GST ) 에 연결 된 메모리 스트링 들 ( A ) , 및 제 1 반도체 막 ( SE 1 ) 에 연결 된 도프 트 반도체 패턴 ( DSP ) 을 포함 할 수 있 다 .