이러 한 유기 박막 트랜지스터 중 도전 막 , 예 를 들 면 게이트 전극 , 상기 게이트 전극 에 연결 된 게이트 배선 , 소스 및 드레 인 전극 및 상기 소스 및 드레 인 전극 중 어느 하나 에 연결 된 소스 및 드레 인 전극 배선 등 은 예 를 들 면 , 증착 법 등 의 방법 을 이용 하 여 형성 되 었 다 . 그러나 , 상기 방법 에 의하 면 , 유기 박막 트랜지스터 제조 에 고 비용 이 소요 될 수 있 다 . 또한 , 증착 법 등 에 수반 되 는 열 등 은 기판 또는 유기 반도체 층 을 손상 시킬 수 있 는 바 , 이 를 개선 하 기 위하 여 , 상기 도전 막 형성 에 인쇄 법 을 적용 하 려는 시도 가 이루어지 고 있 다 . 그러나 , 인쇄 법 으로 형성 한 도전 막 표면 은 표면 조도 가 커 , 이러 한 도전 막 을 구비 한 박막 트랜지스터 에 는 기생 커패시턴스 또는 누설 전류 가 발생 할 수 있 는 바 , 이 의 개선 이 필요 하 다 .