이때 , 도 3 에 나타낸 기판 ( 1 ) 이 전술 한 TFT 어레이 기판 ( 103 ) 인 경우 , 예 를 들 면 스핀 코트 법 에 의해 최후 에 도포 되 는 유기 막 층 은 , 반사 전극 인 화소 전극 ( 117 ) 의 형성 용 레지스 트이 다 . 그 아래 에 위치 하 는 막 패턴 2 또는 3 은 , 화소 전극 ( 117 ) 의 하지 가 되 는 유기 막 층 ( 예 를 들 면 절 연막 ( 126 ) ) 이 다 . 또한 스핀 코트 법 에 의해 최후 에 도포 되 는 유기 막 은 , ITO 에 의해 형성 되 는 투과 전극 인 화소 전극 ( 117 ) 의 형성 용 레지스 트이 어도 된다 . 이렇게 , 막 패턴 2 및 3 위 에 스핀 코트 법 에 의해 도포 되 는 막 층 이 레지스 트인 경우 , 스핀 코트 법 에 의해 도포 되 는 막 층 은 액정 표시 패널 ( 101 ) 의 제조 공정 에서 제거 된다 . 즉 , 이 막 층 은 , 완성 후 의 액정 표시 장치 ( 100 ) 에 있 어서 는 존재 하 지 않 는다 .