본 실시 형태 에서 는 본 명세서 에 개시 하 는 반도체 장치 에 적용 할 수 있 는 트랜지스터 의 예 를 나타낸다 . 본 명세서 에 개시 하 는 반도체 장치 에 적용 할 수 있 는 트랜지스터 의 구조 는 특별히 한정 되 지 않 고 , 예 를 들 어 톱 게이트 구조 , 또는 보텀 게이트 구조 의 스 태거 형 및 플래너 형 등 을 이용 할 수 있 다 . 또한 , 트랜지스터 는 채널 형성 영역 이 하나 형성 되 는 싱글 게이트 구조 일 수 도 있 고 , 2 개 형성 되 는 더블 게이트 구조 혹은 3 개 형성 되 는 트리플 게이트 구조 일 수 도 있 다 . 또한 , 채널 영역 의 상하 에 게이트 절연 층 을 개재 하 여 배치 된 2 개 의 게이트 전극 층 을 갖 는 듀얼 게이트 형 일 수 도 있 다 .