제 1 측면 으로부터 본 본 발명 의 반도체 기억 장치 는 , 복수 의 메모리 셀 을 포함 하 는 제 1 메모리 셀 어레이 와 , 어 드레스 에 기초 하 여 상기 제 1 메모리 셀 어레이 로부터 상기 메모리 셀 을 선택 하 는 제 1 디코더 와 , 상기 제 1 디코더 에 의해 선택 된 상기 메모리 셀 로부터 데이터 를 판독 하 는 제 1 센스 앰프 와 , 상기 제 1 메모리 셀 어레이 에 기입 및 소거 전압 , 판독 전압 중 어느 하나 를 공급 할지 의 여부 를 절환 하 는 제 1 스위치 회로 ― 상기 제 1 스위치 회로 는 , 상기 제 1 디코더 에 기입 용 및 소거 용 의 어드레스 , 판독 용 의 어드레스 중 어느 하나 를 공급 할지 의 여부 를 절환 하 고 , 상기 제 1 스위치 회로 는 , 상기 제 1 메모리 셀 어레이 내 의 비트 선 에 접속 된 데이터 선 과 상기 제 1 센스 앰프 를 접속 할지 의 여부 를 절환 함 ― 와 , 복수 의 워드 선 과 복수 의 비트 선 을 갖 고 , 상기 워드 선 과 상기 비트 선 의 교점 에 행렬 형상 으로 배열 된 복수 의 메모리 셀 로 구성 된 복수 의 제 2 메모리 셀 어레이 ― 상기 복수 의 제 2 메모리 셀 어레이 는 , 전원 투입 시 에 초기 동작 및 기능 을 설정 하 기 위한 설정 정보 를 기억 함 ― 와 , 상기 전원 투입 시 에 출력 되 는 소정 신호 에 기초 하 여 , 상기 복수 의 제 2 메모리 셀 어레이 로부터 상기 메모리 셀 을 선택 하 는 복수 의 제 2 디코더 와 , 상기 복수 의 제 2 디코더 에 의해 선택 된 상기 메모리 셀 로부터 상기 설정 정보 를 판독 하 는 제 2 센스 앰프 와 , 상기 복수 의 제 2 메모리 셀 어레이 중 어느 하나 에 기입 및 소거 전압 , 판독 전압 중 어느 하나 를 공급 할지 의 여부 를 절환 하 는 제 2 스위치 회로 ― 상기 제 2 스위치 회로 는 , 상기 복수 의 제 2 디코더 중 어느 하나 에 기입 및 소거 용 의 어드레스 , 판독 용 의 어드레스 중 어느 하나 를 공급 할지 의 여부 를 절환 하 고 , 상기 제 2 스위치 회로 는 , 상기 복수 의 제 2 메모리 셀 어레이 중 어느 하나 의 상기 제 2 메모리 셀 어레이 내 의 비트 선 에 접속 된 데이터 선 과 상기 제 2 센스 앰프 를 접속 할지 의 여부 를 절환 함 ― 와 , 상기 제 2 센스 앰프 에서 판독 한 상기 설정 정보 를 기억 하 는 래치 회로 와 , 상기 래치 회로 에 기억 된 상기 설정 정보 에 따라 , 상기 초기 동작 및 기능 을 설정 하 는 제어 회로 를 구비 한다 .