버퍼 층 ( 54 ) 은 이후 의 소스 영역 및 드레 인 영역 의 형성 프로세스 에 있 어서 , 부분 적 으로 에칭 되 는 경우 가 있 지만 , 그 때 , 버퍼 층 ( 54 ) 이 부분 적 으로 잔존 하 는 두께 로 형성 하 는 것 이 바람직 하 다 . 대표 적 으로 는 30 nm 이상 500 nm 이하 , 바람직 하 게 는 50 nm 이상 200 nm 이하 의 두께 로 형성 하 는 것 이 바람직 하 다 . 박막 트랜지스터 의 인가 전압 이 높 은 ( 예 를 들 어 , 15 V 정도 ) 표시 장치 , 대표 적 으로 는 액정 표시 장치 에 있 어서 , 버퍼 층 ( 54 ) 을 두껍 게 형성 하 면 내압 이 높 아지므로 , 박막 트랜지스터 에 높 은 전압 이 인가 되 어도 박막 트랜지스터 가 열화 하 는 것 을 회피 할 수 있 다 .