또한 , 본 발명 은 , 셀 영역 및 주변 영역 으로 정의 된 반도체 기판 의 셀 영역 상 에 스토리지 전극 , 유전체 막 및 플레이트 전극 으로 구성 된 캐 패 시터 를 형성 하 는 단계 ; 상기 캐 패시 터 를 포함 한 반도체 기판 의 각 영역 상 에 절 연막 을 형성 하 는 단계 ; 상기 절 연막 상 에 연마 정지 막 용 금속 막 을 형성 하 는 단계 ; 상기 셀 영역 의 금속 막 을 1 차 CMP 하 여 절 연막 을 노출 시키 는 단계 ; 상기 셀 영역 의 절 연막 을 2 차 CMP 하 여 상기 절 연막 을 평탄 화 시키 는 단계 ; 및 상기 주변 영역 의 금속 막 을 3 차 CMP 하 는 단계 ; 를 포함 하 는 반도체 소자 의 절 연막 평탄 화 방법 을 제공 한다 .