1 / 4 파장 위상차 층 ( 21 ) 상 에 버퍼 층 ( 41 ) 이 형성 되 고 , 버퍼 층 ( 41 ) 상 에 소정 패턴 의 반도체 층 ( 42 ) 이 형성 된다 . 반도체 층 ( 42 ) 의 상부 에 는 SiO 2 , SiNx 등 으로 형성 되 는 게이트 절 연막 ( 43 ) 이 형성 되 고 , 게이트 절 연막 ( 43 ) 상부 의 소정 영역 에 는 게이트 전극 ( 44 ) 이 형성 된다 . 게이트 전극 ( 44 ) 은 TFT 온 / 오프 신호 를 인가 하 는 게이트 라인 ( 미 도시 ) 과 연결 되 어 있 다 . 게이트 전극 ( 44 ) 의 상부 로 는 층간 절 연막 ( 45 ) 이 형성 되 고 , 컨 택 홀 을 통해 소스 전극 ( 46 ) 및 드레 인 전극 ( 47 ) 이 각각 반도체 층 ( 42 ) 의 소스 및 드레 인 영역 에 접하 도록 형성 된다 . 이렇게 형성 된 TFT 는 패 시베이 션 막 ( 48 ) 으로 덮여 보호 된다 .