일부 실시 예 에서 , 방열 층 은 칩 의 패 시베이 션 층 ( 예 , " 칩 의 비 기능 영역 ) 에 매립 된 "" 분리 된 "" 층 일 수 있 거나 ", 또는 예컨대 칩 의 다단 금속화 층 ( 예 , 칩 의 기능 영역 ) 내 에 ( 예 , " 일부 가 ) 통합 될 수 있 다 . 본 명세서 에서 사용 되 는 "" 분리 된 "" 이 란 용어 는 다단 금속화 층 과 같 은 다른 구조 체 ( 예 ", 그 일부 ) 와 통합 되 지 않 은 구조 체 또는 층 을 지칭 하 며 , 칩 의 비 기능 영역 에 배치 된다 . 제한 되 지 않 고 예 로서 , 도 1 에 도시 된 방열 층 ( 140 ) 은 x - y 평면 에 평행 하 게 연장 되 고 칩 ( 104 ) 의 패 시베이 션 층 ( 132 ) 에 매립 된 분리 된 열 전도성 층 이 다 . 일부 실시 예 에서 , 방열 층 ( 140 ) 과 같 은 패 시베이 션 층 에 매립 된 방열 층 은 칩 의 다단 금속화 층 과 반대 인 칩 기판 의 측면 상 에 배치 된다 . 한편 , 방열 층 ( 142 ) 은 x - y 평면 에 평행 하 고 칩 ( 106 ) 의 다단 금속화 층 ( 120 ) 의 층 내 에 위치 된 열 전도성 층 이 다 . 즉 , " 방열 층 ( 142 ) 은 칩 의 기능 영역 에 형성 될 수 있 고 다단 금속화 층 ( 120 ) 의 금속화 층 내 에 "" 통합 될 수 있 다 "". 일부 실시 예 에서 ", 방열 층 ( 142 ) 은 다 단 열 전도성 구 조체 ( 154 ) 와 직접 접촉 한다 . 그러나 , 전술 된 바 와 같이 , 방열 층 ( 142 ) 및 다 단 열 전도성 구 조체 ( 154 ) 는 다단 금속화 층 ( 120 ) 의 금속화 층 으로부터 전기 적 으로 절연 된다 .