본 출원 의 예 에서 , 하부 의 티타늄 질화물 , 중간 의 니켈 산화물 , 및 상부 의 티타늄 질화물 의 적층 ( 514 ; 도 3 ) 은 , " 접합 다이오드 ( 504 ) 의 상부 의 기둥 ( post ) / 지주 ( pillar ) 로 패 터닝 될 필요 가 있 다 . 본원 에 참 고 문헌 으로서 포함 되 는 발명 의 명칭 이 "" 다이오드 와 저항 스위칭 재료 를 포함 하 는 재 기록 가능 한 메모리 셀 "" 인 ", 에스 . 브래드 헤르 너 와 크리스토퍼 제이 . 페티 의 미국 특허 출원 번호 제 11 / 125 , 939 호 는 , 니켈 산화물 층 이 직렬 로 배치 된 수직 배향 된 다결정 질 반도체 다이오드 를 포함 하 는 , 도 3 의 구조물 과 같이 재 기록 가능 한 메모리 셀 을 설명 하 고 , 여기 서 니켈 산화물 층 은 저항 상태 사이 에서 스위칭 될 수 있 다 . 니켈 산화물 층 은 , 예 를 들 어 , 도 3 의 티타늄 질화물 의 구조 에서 와 같이 , 배리어 층 또는 전극 층 사이 에 있 다 . 그 다음 에 , 에칭 될 적층 은 위 에서부터 , 티타늄 질화물 층 ( 또는 다른 적절 한 전극 ) , 니켈 산화물 층 , 및 제 2 티타늄 질화물 층 을 포함 한다 . 이 에칭 은 본 발명 의 실시 예 들 을 사용 하 여 수행 될 수 있 다 . 완전 함 을 위해 , 몇몇 대안 적 인 실시 예 에서 , TiN - NiO - TiN 적층 은 다 결정질 다이오드 ( 504 ) 가 에칭 되 기 전 에 증착 되 고 , 이 모든 층 들 은 단일 패턴 및 에칭 단계 에서 에칭 된다 .