p 형 웰 영역 ( 12 ) 위 에 는 , 상기 메모리 셀 트랜지스터 MT 및 선택 트랜지스터 ST 1 , ST 2 를 피복 하 도록 하 여 , 층간 절 연막 ( 18 ) 이 형성 되 어 있 다 . 층간 절 연막 ( 18 ) 내 에 는 , 소스 측 의 선택 트랜지스터 ST 2 의 불순물 확산 층 ( 소스 ) ( 17 ) 에 달하 는 컨 택트 플러그 CP 1 이 형성 되 어 있 다 . 그리고 층간 절 연막 ( 18 ) 위 에 는 , 컨 택트 플러그 CP 1 에 접속 되 는 금속 배선 층 ( 19 ) 이 형성 되 어 있 다 . 금속 배선 층 ( 19 ) 은 소스 선 SL 로서 기능 한다 . 또한 층간 절 연막 ( 18 ) 내 에 는 , 드레 인 측 의 선택 트랜지스터 ST 1 의 불순물 확산 층 ( 드레 인 ) ( 17 ) 에 달하 는 컨 택트 플러그 CP 2 가 형성 되 어 있 다 . 그리고 층간 절 연막 ( 18 ) 위 에 , 컨 택트 플러그 CP 2 에 접속 되 는 금속 배선 층 ( 20 ) 이 형성 되 어 있 다 .