본 발명 의 기술 적 사상 의 일 실시 예 에 의한 반도체 소자 제조 방법 은 기판 의 제 1 영역 및 제 2 영역 상 에 차례 로 적층 된 계면 층 , 강유 전 층 , 안정 화 층 , 및 희생 층 을 형성 하 는 단계 , 상기 강유 전 층 을 어닐링 하 는 단계 , 상기 희생 층 을 제거 하 는 단계 , 상기 기판 의 상기 제 2 영역 상 의 상기 안정 화 층 의 부분 을 제거 하 는 단계 , 상기 기판 의 상기 제 1 영역 상 의 상기 안정 화 층 상 에 제 1 문턱 전압 제어 층 을 형성 하 는 단계 , 및 상기 기판 의 상기 제 2 영역 상 의 상기 강유 전 층 의 부분 상 에 제 2 문턱 전압 제어 층 을 형성 하 는 단계 를 포함 할 수 있 다 .