도 29 C 는 도 29 A 에 도시 된 데이터 I / O 회로 ( 703 ) 의 상세 사항 을 도시 한 것 이 다 . 도 29 A 및 29 C 를 참조 하 면 , " 기준 전압 신호 SVREF 는 입력 버퍼 ( 비교기 ) ( 727 ) 의 ""-"" 입력 에 제공 된다 . 입력 데이터 DIi [ 0 : 3 ] 는 입력 버퍼 ( 725 ) 의 ""+"" 입력 에 제공 되 고 ", 그 의 출력 신호 < 0 : 3 > 는 , 제각기 Clk _ en 1 클록 신호 및 그 의 반전 된 버전 에 의해 클 록 되 는 D - FFs ( 761 및 763 ) 의 데이터 입력 D 에 공급 된다 . 이 예 에서 , D - FF ( 763 ) 의 데이터 래치 동작 은 D - FF ( 761 ) 의 데이터 래치 동작 에서 Clk _ en 1 클록 신호 의 180 ° 위상 시프트 된다 . 디바이스 가 4 비트 데이터 경로 를 가질지 라도 , 단지 단일 비트 에 대한 회로 가 도시 된다 . 데이터 를 처리 하 는 회로 소자 의 각각 은 실제 디바이스 에서 4 번 반복 된다 . 비트 4 , 5 , " 6 및 7 를 포함 하 는 D - FF ( 761 ) 의 4 비트 출력 데이터 Din 1 [ 0 : 3 ] 은 선택기 ( 765 ) 의 "" 0 "" 입력 에 공급 된다 . 마찬가지 로 ", 비트 0 , 1 , " 2 및 3 을 포함 하 는 D - FF ( 763 ) 의 4 비트 출력 데이터 Din 2 [ 0 : 3 ] 는 선택기 ( 767 ) 의 "" 0 "" 입력 에 공급 된다 . 선택기 ( 765 및 767 ) 는 선택기 ( 765 및 767 ) 의 선택 입력 에 공급 된 "" Primed "" 신호 에 따라 선택 동작 을 실행 한다 . 특정 예 에서 "," Primed 신호 는 ID 일치 가 없 을 시 에 는 논리 "" 로우 "" 이 다 . ID 일치 가 있 을 시 에 ", 데이터 판독 및 데이터 기록 의 경우 에 , " Primed 신호 는 제각기 "" 하이 "" 및 "" 로우 "" 이 다 . Primed 신호 에 응답 하 여 "," 선택기 ( 765 및 767 ) 로부터 내부 적 으로 선택 된 출력 데이터 Do 1 [ 0 : 3 ] 및 Do 0 [ 0 : 3 ] 는 제각기 선택기 ( 773 ) 의 "" 0 "" 및 "" 1 "" 입력 에 공급 되 고 ", 그 의 선택 입력 은 클록 I / O 회로 ( 701 ) 로부터 Clk _ en 2 를 수신 한다 . 선택기 ( 773 ) 로부터 의 선택 된 출력 데이터 < 0 : 3 > 는 출력 버퍼 ( 775 ) 를 통해 출력 데이터 DQi [ 0 : 3 ] 로서 제공 된다 .