전술 한 바 와 같이 , 예시 적 인 실시 예 들 에 따른 상기 수직 형 메모리 장치 의 제조 공정 에서 , 셀 영역 에서 GST 의 채널 역할 을 수행 하 는 제 1 에피택시 얼 층 ( 202 ) 과 주변 회로 영역 에서 트랜지스터 의 소스 / 드레 인 역할 을 수행 하 는 제 2 에피택시 얼 층 ( 204 ) 을 하나 의 선택 적 에피택시 얼 성장 ( SEG ) 을 통해 형성 할 수 있 다 . 이 에 따라 , 전체 공정 이 단순 해질 수 있 다 .