상기 SOI 트랜지스터 는 실리콘 기판 상 에 산화 막 을 형성 하 고 , 상기 산화 막 상 에 실리콘 층 을 증착 한 다음 , 상기 실리콘 층 상부 에 트랜지스터 를 형성 하 는 구조 로서 , 트랜지스터 의 유효 채널 길이 ( Effective Channel Length ) 를 증가 시켜 상기 단채 널 효과 를 개선 할 수 있 으며 , 또한 , 소오 스 / 드레 인 영역 간 의 간섭 이 일어나 는 DIBL ( Drain - Induced Barrier Lowering ) 현상 을 최소 화 시킨다 .