메모리 셀 어레이 ( 110 ) 는 제 1 내지 제 3 워드 라인 들 ( WL 1 ~ WL 3 ) , 제 1 내지 제 3 비트 라인 들 ( BL 3 ~ BL 3 ) 을 포함 할 수 있 다 . 제 2 워드 라인 ( WL 2 ) 은 제 1 및 제 3 워드 라인 들 ( WL 1 , WL 3 ) 사이 에 위치 할 수 있 고 그리고 제 2 비트 라인 ( BL 2 ) 은 제 1 및 제 3 비트 라인 들 ( BL 1 , BL 3 ) 사이 에 위치 할 수 있 다 . 예 를 들 어 , 메모리 셀 어레이 ( 110 ) 는 크로스 포인트 메모리 셀 어레이 ( cross point memory cell array ) 일 수 있 다 . 메모리 셀 어레이 ( 110 ) 는 제 1 워드 라인 ( WL 1 ) 과 제 1 비트 라인 ( BL 1 ) 사이 에 연결 된 메모리 셀 ( MC ) 을 포함 할 수 있 다 . 메모리 셀 ( MC ) 은 DRAM ( Dynamic Random Access Memory ) 셀 , SRAM ( Static Random Access Memory ) 셀 , PRAM ( Phase - change Random Access Memory ) 셀 , ReRAM ( Resistance Random Access Memory ) 셀 , FeRAM ( Ferroelectric Random Access Memory ) 셀 , TRAM ( thyristor random access memory ) 셀 , MRAM ( Magnetic Random Access Memory ) 셀 등 일 수 있 으나 , 본 발명 의 범위 는 이 에 한정 되 지 않 는다 . 워드 라인 들 ( WL 1 ~ WL 3 ) 의 개수 , 및 비트 라인 들 ( BL 1 ~ BL 3 ) 의 개수 는 모두 예시 적 인 것 에 불과 하 다 .