뿐 만 아니 라 산화 막 층 ( 300 ) 은 원 하 는 두께 를 갖 도록 제작 과정 에서 제어 될 수 있 고 , 또한 반도체 디바이스 ( 1000 ) 를 구성 하 는 각 층 들 의 두께 에 비해서 상대 적 으로 얇 은 두께 를 갖 도록 제작 될 수 도 있 다 . 예컨대 산화 막 층 ( 300 ) 은 10 ㎚ 내지 1000 ㎚ 의 두께 를 가질 수 있 다 . 이 를 통해 , 두께 가 얇 은 반도체 디바이스 ( 1000 ) 가 구현 될 수 있 는데 , 이 는 form factor 차원 에서 장점 이 라고 할 수 있 다 . 한편 , 산화 막 층 ( 300 ) 을 형성 하 는 구체 적 인 과정 내지 산화 막 층 ( 300 ) 이 소정 의 두께 를 갖 도록 제어 하 는 과정 에 대해서 는 후술 하 기 로 한다 .