선택 된 메모리 블럭 ( BLK 1 ) 의 드레 인 선택 라인 ( DSL 1 ) , 소스 선택 라인 ( SSL 1 ) , 드레 인 패스 워드 라인 ( DPWL 1 ) , 소스 패스 워드 라인 ( SPWL 1 ) 및 비 선택 된 메모리 블럭 ( BLK 2 ) 의 드레 인 선택 라인 ( DSL 2 ) 및 소스 선택 라인 ( SSL 2 ) 의 디스 차지 동작 은 스킵 될 수 있 으며 , 선택 된 메모리 블럭 ( BLK 1 ) 의 드레 인 선택 라인 ( DSL 1 ) , 소스 선택 라인 ( SSL 1 ) , 드레 인 패스 워드 라인 ( DPWL 1 ) , 소스 패스 워드 라인 ( SPWL 1 ) 및 비 선택 된 메모리 블럭 ( BLK 2 ) 의 드레 인 선택 라인 ( DSL 2 ) 및 소스 선택 라인 ( SSL 2 ) 은 전위 레벨 을 유지 한 채 공통 소스 라인 ( CSL ) 에 인가 되 는 설정 전압 ( Vset ) 을 이용 한 채널 프리 차지 동작 이 수행 될 수 있 다 .