도 4 a 는 도 2 에 예시 된 픽셀 회로 ( 100 ) 가 초기 화 스테이지 ( 1 ) 에 있 는 경우 의 개략 도 이 고 , 도 4 b 는 도 2 에 예시 된 픽셀 회로 ( 100 ) 가 데이터 기입 및 보상 스테이지 ( 2 ) 에 있 는 경우 의 개략 도 이 고 , 도 4 c 는 도 2 에 예시 된 픽셀 회로 ( 100 ) 가 발광 스테이지 ( 3 ) 에 있 는 경우 의 개략 도임 에 유의 한다 . 또한 , 도 4 a 내지 도 4 c 에서 파선 들 로 마킹 된 트랜지스터 들 은 트랜지스터 들 이 대응 하 는 스테이지 에서 턴 오프 상태 에 있 다는 것 을 나타낸다 . 도 4 a 내지 도 4 c 에 예시 된 트랜지스터 들 은 모두 P 형 트랜지스터 들 을 예 로서 사용 하 여 설명 되 며 , 즉 각각 의 트랜지스터 는 게이트 전극 이 로우 레벨 에 접속 될 때 턴 온 되 고 , 게이트 전극 이 하이 레벨 에 접속 될 때 턴 오프 된다 .