이후 , 상기 소스 및 드레 인 전극 ( 133 , 136 ) 을 식각 마스크 로 하 여 드라이 에칭 ( dry etching ) 을 실시 함 으로써 상기 서로 이격 하 는 소스 및 드레 인 전극 ( 133 , 136 ) 하부 의 연결 된 상태 의 불순물 비정질 실리콘 패턴 ( 도 5 c 의 125 ) 을 식각 함 으로서 그 하부 의 액티브 층 ( 123 ) 을 노출 시키 며 , 불순물 비정질 실리콘 의 서로 이격 하 는 오 믹 콘 택 층 ( 125 a ) 을 형성 한다 .