도 2 를 참조 하 면 , 반도체 기판 ( 20 ) 상부 에 게이트 패턴 ( 22 ) 이 형성 되 어 있 다 . 그리고 , 상기 게이트 패턴 ( 22 ) 의 양측 벽 에 는 게이트 스 페이서 ( 24 ) 가 형성 되 어 있 다 . 특히 , 상기 반도체 기판 ( 20 ) 은 소자 분리 막 ( 21 ) 에 의해 필드 영역 과 액티브 영역 으로 구분 되 고 , 상기 게이트 패턴 ( 22 ) 과 게이트 스 페이서 ( 24 ) 는 상기 액티브 영역 상 에 형성 된다 .