도 4 a 를 참조 하 면 , 관통 전극 스캔 부 의 상부 칩 인식 부 ( 231 _ 1 ~ 231 _ 4 ) 는 칩 아이디 신호 ( SID < 0 : 3 >< 1 : 0 >) 의 비반전 신호 를 입력 받 아 노어 연산 을 수행 하 여 상부 칩 활성 화 신호 ( CH _ INF 0 ~ CH _ INF 3 ) 를 출력 하 는 노아 게이트 ( NR 11 ~ NR 41 ) 를 포함 할 수 있 다 . 다운 스캔 제 어부 ( 232 _ 1 ~ 232 _ 4 ) 는 상부 칩 활성 화 신호 ( CH _ INF 0 ~ CH _ INF 3 ) 및 글로벌 다운 스캔 신호 ( DN _ SCAN ) 를 입력 받 아 낸드 연산 을 수행 하 여 로컬 다운 스캔 신호 ( DS 11 ~ DS 41 ) 를 출력 하 는 낸드 게이트 ( ND 11 ~ ND 41 ) 를 포함 할 수 있 다 . 업 스캔 제 어부 ( 234 _ 1 ~ 234 _ 4 ) 는 상부 칩 활성 화 신호 ( CH _ INF 0 ~ CH _ INF 3 ) 및 글로벌 업 스캔 신호 ( UP _ SCAN ) 를 입력 받 아 앤드 연산 을 수행 하 여 로컬 업 스캔 신호 ( US 11 ~ US 41 ) 를 출력 하 는 앤드 게이트 ( AND 11 ~ AND 41 ) 를 포함 할 수 있 다 .