도 1 a 를 참조 하 면 , 반도체 기판 ( 100 ) 상 에 터널 절 연막 ( 102 ) , 도전 막 ( 104 ) 및 소자 분리 마스크 ( 106 ) 를 순차 적 으로 형성 한다 . 터널 절 연막 ( 102 ) 은 실리콘 산화 막 ( SiO 2 ) 으로 형성 할 수 있 으며 , 이 경우 산화 ( oxidation ) 공정 으로 형성 할 수 있 다 . 디램 ( DRAM ) 의 제조 공정 에서 터널 절 연막 ( 102 ) 은 게이트 절 연막 으로 형성 된다 . 도전 막 ( 104 ) 은 플래시 메모리 소자 의 플로팅 게이트 ( Folating Gate ) 로 사용 하 기 위한 것 으로 , 폴리 실리콘 막 , 금속 층 또는 이 들 의 적층 막 으로 형성 할 수 있 다 . 디램 ( DRAM ) 의 제조 공정 에서 도전 막 ( 104 ) 은 게이트 전극 으로 사용 하 기 위한 것 이 다 . 바람직 하 게 , 도전 막 ( 104 ) 은 터널 절 연막 ( 102 ) 과 이후 에 형성 될 플로팅 게이트 ( 미도 시 ) 간 계면 에서 의 불순물 ( 예 를 들 어 , 인 ( P ) ) 의 농도 를 낮추 기 위해 언 도프 트 폴리 실리콘 막 ( undoped polysilicon ) 과 도프 트 폴리 실리콘 막 ( doped polysilicon ) 의 적층 구조 로 형성 하 되 , 인 - 시튜 ( in - situ ) 또는 익스 - 시튜 ( ex - situ ) 공정 으로 실시 하 여 형성 할 수 있 다 .