상기 한 요청 에 따라 , 본 발명 은 성능 의 저하 없이 전력 소모 를 줄일 수 있 는 구성 을 갖 는 재 구성 형 프로세싱 시스템 ( Reconfigurable processing system ) 을 제공 하 는 것 을 목적 으로 한다 . 이 를 위해 , 본 발명 에서 는 컨 피 규레이 션 캐시 와 프로세싱 요소 어레이 간 에 , 컨텍스트 재사용 ( Reuse ) 방식 과 컨텍스트 파이프 라이닝 방식 을 적용 하 고 , 또한 시간 매핑 과 공간 매핑 을 혼용 한 매핑 방식 을 적용 한 재 구성 형 프로세싱 시스템 ( Reconfigurable processing system ) 을 제공 한다 . 본 발명 의 또 다른 목적 은 , 이하 발명 의 상세 한 설명 및 첨부 도면 에 의해 보다 명확 해질 것 이 다 .