캐 핑 막 및 제 1 도 전막 을 순차 적 으로 패 터닝 하 여 활성 영역 ( 11 ) 상 에 캐 핑 막 ( 18 , 20 ) 이 적층 된 제 1 전극 ( 16 ) 을 형성 한다 . 그리고 , 제 1 전극 ( 16 ) 의 측벽 에 폴리 실리콘 을 산화 시켜 측벽 절 연막 ( 22 ) 을 형성 하 고 , 또한 제 1 전극 ( 16 ) 이 형성 되 어 있 지 않 은 활성 영역 ( 11 ) 에 형성 된 전하 저장 층 의 일부 를 제거 한 후 , 산화 공정 을 통해 게이트 절 연막 ( 24 ) 을 형성 한다 .