802 . 17 에 규정 된 바 와 같 은 현재 의 이더넷 링 기술 의 추가 결점 은 링 주의 에서 의 트래픽 을 송신 하 는 방향 이 혁신 및 이용 가능 대역 이 통상 적 으로 더 간단 하 게 다른 콤 포 넌 트 , 이더넷 PHY 구현 ( Ethernet PHY implementation ) 을 레 깅 ( lagging ) 하 는 특정 콤 포 넌 트 인지 를 결정 하 는 MAC - PHY 칩 이 라는 것 이 다 . 따라서 , 어렵 지 않 게 완수 가능 함 에 따라 이더넷 스위치 의 다른 모든 콤 포 넌 트 가 더 고속 으로 핸들링 될 수 있 더라도 링 MAC - PHY 칩 은 링 의 전체 비트 - 레이트 ( bit - rate ) 를 한정 한다 .