인 - 프로세스 소스 레벨 재료 층 들 ( 10 ') 은 기판 ( 8 ) ( 예컨대 , 실리콘 웨이퍼 ) 상 의 반도체 디바이스 들 의 서브 세트 바로 위 에 형성 될 수 있 다 . 본 명세서 에서 사용 되 는 바 와 같이 , 제 1 요소 가 제 2 요소 의 최 상단 표면 을 포함 하 는 수평 평면 위 에 위치 되 고 제 1 요소 의 영역 및 제 2 요소 의 영역 이 평면도 에서 ( 즉 , 기판 ( 8 ) 의 상단 표면 에 수직 인 수직 평면 또는 방향 을 따라서 ) 지면 중 첩부 ( areal overlap ) 를 갖 는 경우 , " 제 1 요소 는 제 2 요소 "" 바로 위 "" 에 위치 된다 . "