이상 , 본 발명자 에 의해 이루어진 발명 을 실시 형태 에 기초 하 여 구체 적 으로 설명 하 였 지만 , 본 발명 은 상기 실시 형태 에 한정 되 는 것 이 아니 며 , 그 요지 를 일탈 하 지 않 는 범위 에서 다양 하 게 변경 가능 한 것 은 물론 이 다 . 예 를 들 면 , 적층 하 는 메모리 셀 은 4 층 에 한정 되 지 않 고 , 그 이하 또는 그 이상 ( 예 를 들 면 , 2 층 이나 8 층 ) 이 어도 된다 . 한편 , 초기 화 동작 에서 의 어레이 전압 은 , 상층 일수록 높 아 지 는 설정 에 한정 되 지 않 고 , 메모리 셀 의 특성 에 따라서 는 다른 설정 도 가능 하 다 . 예 를 들 면 , 가공 치수 의 변동 이 상층 의 메모리 셀 일수록 커지 는 등 의 어떠 한 원인 에 의해 , 상층 의 메모리 셀 일수록 저항 값 이 낮 아 지 는 경향 이 있 는 경우 에 는 , 어레이 전압 을 상층 일수록 낮 아 지 는 설정 으로 하 는 것 도 가능 하 다 . 마찬가지 로 , 리셋 동작 에서 의 리셋 전류 Irst 를 , 상층 일수록 작 게 설정 하 는 것 도 가능 하 다 . 또한 , 리셋 동작 에서 의 리셋 기동 신호 RST _ EN 의 폭 을 , 상층 일수록 작 게 설정 하 는 것 도 가능 하 다 . 또한 , 리셋 동작 에 한정 되 지 않 고 , 메모리 셀 의 전기 특성 에 따라서 는 , 세트 동작 에서 도 마찬가지 의 재 기입 조건 의 최적화 를 행하 는 것 도 가능 하 다 . 또한 , 본 발명 은 단체 메모리 칩 에 한정 되 지 않 고 , 온 칩 메모리 의 인터페이스 에 본 발명 을 적용 하 는 것 도 가능 하 다 . 또한 , 본 발명 의 개념 은 상변화 메모리 에 한정 되 지 않 고 , 플래시 메모리 나 다이내믹 랜덤 액세스 메모리 , 스 태 틱 랜덤 액세스 메모리 , 자기 저항 랜덤 액세스 메모리 등 , 다양 한 반도체 메모리 에 적용 하 는 것 도 가능 하 다 .