본 실시 예 에서 , 리세트 전류 IRES 를 차단 하 도록 동작 하 는 트랜지스터 ( Q 122 ) 는 리세트 전류 IRES 를 위한 전류 경로 에 내 삽 된다 . 트랜지스터 ( Q 122 ) 는 연산 증폭기 ( OP 8 ) 로부터 의 출력 에 의해 제어 된다 . 리세트 전류 / 전압 바이어스 회로 ( 21 C ) 의 출력 단자 상 의 전압 이 기준 전압 VSET ' 을 초과 하 면 , 연산 증폭기 ( OP 8 ) 는 출력 을 L 레벨 로 변경 하 여 트랜지스터 ( Q 122 ) 를 오프 한다 .