전술 한 구성 에서 , 드라이버 회로 와 컴 패 레이터 회로 는 그 특성 을 유지 하 면서 도 1 개 의 칩 에 다수 의 채널 즉 , 1 개 의 DUT ( 40 ) 를 테스트 하 는 데 필요 한 최소 30 개 의 채널 이 집적 되 도록 하 기 위해 그 집적도 를 증가 시키 는 것 이 바람직 하 고 , 더 나아가 드라이버 회로 와 컴 패 레이터 회로 를 단일 칩 에 함께 집적 하 는 것 이 바람직 한 바 , 이 는 최근 출시 되 는 고속도 용 FPGA ( Field Programmable Gate Array ) ( 예 를 들 어 , ALTERA 사 혹은 XILINX 사 ) 칩 을 사용 하 면 가능 하 다 . 더욱이 , 향후 에 ㎓ 대역 의 고속 테스트 특성 이 요구 되 어 FPGA 로 된 드라이버 / 컴 패 레이터 혼 성 칩 ( 113 ) 이 성능 을 발휘 하 지 못하 는 경우 에 동일 한 외관 형태 및 전체 구조 를 유지 하 면서 이 들 을 ASIC ( Application Specific Integrated Circuit ) 화 함 으로써 전체 적 인 시스템 구조 에 변화 를 주 지 않 고 도 차세대 이후 까지 성능 을 발휘 하 는 시스템 을 구현 할 수 가 있 다 .