본 발명 에서 , 화합물 반도체 층 ( 21 ) 은 금속화 층 ( 31 ) 상 에 두 가지 다른 방식 으로 배열 될 수 있 다 . 제 1 실시 예 에서 , 화합물 반도체 층 ( 21 ) 은 금속화 층 ( 31 ) 상 에 퇴적 될 수 있 다 . 예 를 들 어 , 단결정 2 D 재료 의 퇴적 온도 는 단결정 실리콘 퇴적 온도 보다 훨씬 낮 을 수 있 다 . 따라서 , 공정 호환 성 이 보장 될 수 있 다 .