일부 실시 예 에서 , 도 1 및 도 2 에 도시 된 바 와 같이 , 제 2 개 구 ( O 2 ) 가 하부 의 제 1 전극 ( 108 a ) 에 대응 하 여 배치 된다 . 구체 적 으로 , 도 1 및 도 2 에 도시 된 바 와 같이 , 반도체 기판 ( 100 ) 의 두께 방향 ( Z ) 을 따라 , 기판 ( 102 ) 상 으로 제 1 전극 ( 108 a ) 을 수직 투영 하 면 , 대응 하 는 제 2 개 구 ( O 2 ) 를 기판 ( 102 ) 상 에 수직 투영 한 스팬 과 부분 적 으로 중첩 한다 . 즉 , 디스플레이 디바이스 ( 10 ) 를 제조 하 는 공정 동안 , 제 2 개 구 ( O 2 ) 를 형성 하 는 스테이지 에서 , 제 1 전극 ( 108 a ) 이 제 2 개 구 ( O 2 ) 에 의해 부분 적 으로 노출 된다 . 전술 한 바 와 같이 , 제 1 전극 ( 108 a ) 의 수 는 도 2 에 도시 된 것 으로 한정 되 지 않 고 , 이 에 따라 , 제 1 전극 ( 108 a ) 에 대응 하 는 제 2 개 구 ( O 2 ) 의 수 또한 , 도 2 에 도시 된 것 으로 한정 되 지 않 으며 , 요구 사항 및 / 또는 설계 레이아웃 에 기초 하 여 지정 될 수 있 다 .