박막 트랜지스터 ( 101 , 102 ) 는 하나 의 화소 에 두 개 씩 배치 된다 . 즉 , 하나 의 화소 는 제 1 박막 트랜지스터 ( 101 ) 및 제 2 박막 트랜지스터 ( 102 ) 를 갖 는다 . 제 1 박막 트랜지스터 ( 101 ) 는 제 1 전극 ( 181 ) 과 전기 적 으로 연결 되 며 , 제 2 박막 트랜지스터 ( 102 ) 는 제 2 전극 ( 182 ) 과 전기 적 으로 연결 된다 . 제 1 박막 트랜지스터 ( 101 ) 및 제 2 박막 트랜지스터 ( 102 ) 는 동일 한 게이트 라인 ( 121 ) 과 연결 된다 . 또한 , 제 1 박막 트랜지스터 ( 101 ) 와 제 2 박막 트랜지스터 ( 102 ) 는 서로 다른 데이터 라인 ( 161 a , 161 b ) 과 각각 연결 된다 . 제 1 전극 ( 181 ) 과 제 2 전극 ( 182 ) 은 서로 다른 전압 이 인가 되 며 , 제 1 전극 ( 181 ) 과 제 2 전극 ( 182 ) 사이 에 횡전 계 가 발생 된다 . 따라서 제 1 전극 ( 181 ) 과 제 2 전극 ( 182 ) 사이 에서 발생 하 는 전계 에 의해 액정 층 ( 300 ) 의 청색 상 액정 이 거동 된다 .