도 6 을 참조 하 면 , 앞서 설명 한 도 5 a 내지 도 5 d 에서 형성 한 본 발명 의 반도체 소자 의 퓨즈 는 , 반도체 기판 퓨즈 영역 의 동일 평면 상 에 형성 되 고 , 각각 꺽인 형태 를 가지 면서 서로 단절 된 제 1 부분 ( 1 ) 과 제 2 부분 ( 2 ) 으로 구성 되 며 , 상기 각 부분 의 일 끝단 이 퓨즈 영역 의 중앙부 에서 동일 선상 에 이격 배치 되 고 나머지 끝단 은 퓨즈 영역 의 양측 부 로 연장 배치 된 제 1 퓨즈 라인 ( 502 ) 과 , 상기 제 1 퓨즈 라인 ( 502 ) 을 덮 도록 형성 된 제 1 층간 절 연막 과 , 상기 제 1 층간 절 연막 상 에 형성 되 고 , 전체 적 으로 퓨즈 영역 의 양측 방향 으로 연장 하 면서 퓨즈 영역 의 중앙부 에서 서로 단절 된 제 3 부분 ( 3 ) 과 제 4 부분 ( 4 ) 으로 구성 되 며 , 상기 제 3 부분 ( 3 ) 및 제 4 부분 ( 4 ) 의 퓨즈 영역 중앙부 의 일 끝단 이 상기 제 1 부분 ( 1 ) 및 제 2 부분 ( 2 ) 의 퓨즈 영역 중앙부 의 일 끝단 과 각각 연결 되 게 형성 된 제 2 퓨즈 라인 ( 505 ) 과 , 상기 제 2 퓨즈 라인 ( 505 ) 을 덮 도록 형성 된 제 2 층간 절 연막 과 , 상기 제 2 층간 절 연막 상 에 제 1 퓨즈 라인 ( 502 ) 및 제 2 퓨즈 라인 ( 505 ) 의 양측 끝단 들 과 콘 택 되 도록 형성 된 금속 배선 ( 509 ) 으로 구성 된다 .