도 8 a 및 도 8 b 에 도시 된 바 와 같이 , 3 D 메모리 장치 ( 800 ) 는 워드 라인 ( WL ) 방향 을 따라 각각 에 대해 이격 된 복수 의 채널 홀 ( 804 a - 804 h ) 을 포함 한다 . 복수 의 비트 라인 ( BL ) ( 802 a - 802 h ) 은 각각 복수 의 채널 홀 ( 804 a - 804 h ) 의 상단 에 각각 접속 되 어 복수 의 메모리 스트링 을 형성 한다 . 도 8 a 에 도시 된 바 와 같이 , 각각 의 비트 라인 ( 802 a - 802 h ) 은 개별 채널 홀 ( 804 a - 804 h ) 에 각각 접속 될 수 있 다 . 예 를 들 어 , 제 1 비트 라인 ( 802 a ) 은 채널 홀 ( 804 a ) 에 접속 될 수 있 고 , 제 2 비트 라인 ( 802 b ) 은 채널 홀 ( 804 b ) 에 접속 될 수 있 는 등등 이 다 . 3 D 메모리 장치 ( 800 ) 에서 는 TSG ( Top Select Gate ) 컷 이 생략 되 고 , 모든 채널 홀 ( 804 a - 804 h ) 은 단일 페이지 판독 으로 판독 될 수 있 다 . 일부 실시 예 에서 , 채널 홀 ( 804 a - 804 h ) 은 각각 복수 의 수직 메모리 스트링 일 수 있 다 . 일부 실시 예 에서 , 채널 홀 ( 804 a - 804 h ) 은 각각 복수 의 메모리 셀 의 수직 메모리 스트링 일 수 있 다 .