반도체 디바이스 구조물 ( 100 ) 은 게이트 스택 구조물 의 대향 측 에 배치 된 소스 / 드레 인 ( S / D ) 특징 부 ( 114 ) 를 더 포함 한다 . S / D 특징 부 ( 114 ) 는 임의 의 적합 한 반도체 재료 를 포함 할 수 있 고 임의 의 적합 한 프로세스 에 의해 형성 될 수 있 다 . 예 를 들 어 , S / D 특징 부 ( 114 ) 는 핀 구조물 ( 104 ) 의 S / D 영역 을 적합 하 게 도핑 함 으로써 형성 될 수 있 다 . 도핑 프로세스 는 이온 주입 프로세스 및 / 또는 확산 프로세스 를 포함 할 수 있 다 . 추가 적 으로 또는 대안 으로서 , S / D 특징 부 ( 114 ) 는 에피 텍 셜 프로세스 에 의해 형성 될 수 있 다 . 예 를 들 어 , n - 타입 FinFET 디바이스 에서 의 S / D 특징 부 ( 114 ) 는 Si , SiC , SiP , SiAs , SiPC , 또는 이 들 의 조합 을 포함 할 수 있 으며 , p - 타입 FinFET 디바이스 에서 의 S / D 특징 부 ( 114 ) 는 Si , SiGe , Ge , SiGeC , 또는 이 들 의 조합 을 포함 할 수 있 다 . S / D 특징 부 ( 114 ) 는 인시 추로 ( in - situ ) 또는 엑스 시추 로 ( ex - situ ) 도핑 될 수 있 다 . 예 를 들 어 , 에피 텍 셜 성장 된 실리콘 S / D 특징 부 ( 114 ) 는 , 실리콘 / 탄소 ( Si : C ) S / D 특징 부 ( 114 ) 를 형성 하 도록 탄소 로 도핑 되 거나 , 실리콘 : 인 ( Si : P ) S / D 특징 부 ( 114 ) 를 형성 하 도록 인 으로 도핑 되 거나 , 또는 실리콘 탄소 인 ( SiCP ) S / D 특징 부 ( 114 ) 를 형성 하 도록 탄소 와 인 둘 다로 도핑 될 수 있 고 , 에피 텍 셜 성장 된 SiGe S / D 특징 부 ( 114 ) 는 붕소 로 도핑 될 수 있 다 . S / D 특징 부 ( 114 ) 에서 의 도 펀트 를 활성 화 하 도록 하나 이상 의 어닐링 프로세스 가 수행 될 수 있 다 . 어닐링 프로세스 는 급속 열 어닐링 ( RTA ; rapid thermal annealing ) 및 / 또는 레이저 어닐링 프로세스 를 포함 할 수 있 다 .