상기 제 1 박막 트랜지스터 는 상기 제 1 게이트 라인 에 게이트 전극 , 상기 제 1 공통 전극 라인 에 소스 전극 , 기저 전압 원 에 드레 인 전극 이 접속 되 고 , 상기 제 2 박막 트랜지스터 는 상기 제 1 게이트 라인 에 게이트 전극 , 상기 액정 셀 의 화소 전극 에 소스 전극 , 기저 전압 원 에 드레 인 전극 이 접속 되 고 , 상기 제 3 박막 트랜지스터 는 상기 제 2 게이트 라인 에 게이트 전극 , 상기 데이터 라인 에 소스 전극 , 상기 액정 셀 의 화소 전극 에 드레 인 전극 이 접속 되 고 , 상기 제 4 박막 트랜지스터 는 상기 제 2 게이트 라인 에 게이트 전극 , 상기 제 2 공통 전극 라인 에 소스 전극 , 상기 제 1 공통 전극 라인 에 드레 인 전극 이 접속 된다 .