도 13 을 참고 하 면 제 2 구간 신호 지연 회로 ( 24 ) 는 제 2 구간 신호 ( PD 2 ) 를 기 설정 된 지연 구간 만큼 지연 시켜 제 2 지연 구간 신호 ( PDd 2 ) 를 생성 할 수 있 다 . 제 2 구간 신호 지연 회로 ( 24 ) 는 짝 수개 의 인버터 들 을 포함 하 는 인버터 체인 으로 구현 될 수 있 다 . 제 2 구간 신호 지연 회로 ( 24 ) 에 포함 된 인버터 수 는 도 10 에 도시 된 제 2 커맨드 버퍼 ( 211 ) 에 포함 된 인버터 수 보다 크 게 설정 될 수 있 다 . 제 2 구간 신호 지연 회로 ( 24 ) 에 포함 된 인버터 들 은 MOS 트랜지스터 들 로 구현 되 므로 , 제 2 구간 신호 지연 회로 ( 24 ) 는 MOS 트랜지스터 의 전류 특성 에 따라 제 2 지연 구간 신호 ( PDd 2 ) 의 인 에 이 블 시점 을 조절 할 수 있 다 . 제 2 구간 신호 지연 회로 ( 24 ) 는 MOS 트랜지스터 의 전류 특성 이 좋 아 질수록 더 빠른 시점 에서 인 에 이 블 되 는 제 2 지연 구간 신호 ( PDd 2 ) 를 생성 할 수 있 다 .