제 1 및 제 2 MTJ 들 을 포함 하 는 비트 셀 및 비가역 상태 프로그래밍 회로 ( 664 ) 는 도 1 내지 도 4 의 컴포넌트 들 , 메모리 들 , 또는 회로 들 중 하나 이상 을 포함 하 고 , 도 5 에 따라 동작 하 며 , 또는 이 들 의 임의 의 조합 을 행할 수 도 있 다 . 제 1 및 제 2 MTJ 들 을 포함 하 는 비트 셀 및 비가역 상태 프로그래밍 회로 ( 664 ) 는 메모리 ( 632 ) 내 에 존재 할 수 도 있 거나 또는 별도 의 디바이스 일 수 도 있 다 . 제 1 및 제 2 MTJ 들 을 포함 하 는 비트 셀 및 비가역 상태 프로그래밍 회로 ( 664 ) 가 메모리 ( 632 ) 와 통합 되 게 도시 되 어 있 지만 , 다른 실시 형태 들 에 있 어서 , 제 1 및 제 2 MTJ 들 을 포함 하 는 비트 셀 및 비가역 상태 프로그래밍 회로 ( 664 ) 는 프로세서 ( 610 ) 에 내장 된 바 와 같이 메모리 ( 632 ) 외부 에 있 을 수 도 있 다 .