전도 층 ( 34 ) , 절연 층 ( 38 ) , 전도 층 ( 42 a , 46 a , 48 a ) 의 조합 은 캐 패 시 터 특성 ( capacitive property ) 을 가진 집 적 패시브 소자 ( IPD ) 를 구성 한다 . 즉 , 금속 - 절연 - 금속 ( MIM ) 캐 패 시터 와 같 은 것 이 다 . 저항 층 ( 36 a , 36 b ) 은 패시브 회로 에 레지스터 소자 를 제공 한다 . 등 가 회로 배선도 ( schematic ) 은 도 3 에 도시 되 어 있 다 . MIM 캐 패 시터 ( 38 ) 는 노드 ( 34 ) 와 노드 ( 42 b ) 를 정의 하 는 전도 층 들 을 포함 한다 . 레지스터 ( 36 a ) 는 노드 ( 34 ) 와 노드 ( 42 b ) 간 에 제공 된다 . 레지스터 ( 36 b ) 는 노드 ( 40 a ) 와 노드 ( 40 b ) 간 에 제공 된다 . 전도 층 ( 48 b ) 은 반도체 웨이퍼 ( 28 ) 상 의 인덕 터 이 다 . 전도 층 은 바람직 한 인덕 터 특성 ( inductive properties ) 을 산출 또는 나타내 기 위해 기판 ( 62 ) 표면 의 평면 기준 에서 감겨 있 거나 ( wound ) 코일 ( coiled ) 되 어 있 다 . 이 는 도 2 e 의 단면 에서 ( 48 b ) 의 세 개 영역 에서 도시 되 고 있 다 . 패시브 회로 소자 는 전 도 층 ( 48 ) 을 통해 하나 또는 그 이상 의 솔 더 범프 들 ( 66 ) 에게 전기 적 으로 연결 되 어 있 다 . 상기 IPDs 는 필터 ( filter ) , 밸 룬 ( balun ) , 다 이플 렉서 ( diplexer ) 와 같 은 하나 또는 그 이상 의 전기 적 기능 을 수행 한다 .