상기 과제 를 해결 하 기 위한 본 발명 의 기술 적 사상 에 따른 반도체 장치 의 또 다른 몇몇 실시 예 는 , 소자 분리 막 및 소자 분리 막 에 의해 정의 된 활성 영역 을 포함 하 는 기판 , 기판 상 에 배치 되 는 비트 라인 컨 택 , 비트 라인 컨 택 상 에 배치 되 는 비트 라인 구조 체 , 비트 라인 구조 체의 적어도 일 측 에 형성 되 는 트렌치 , 트렌치 내 에 배치 되 고 , 순차 적 으로 적층 된 스토리지 컨 택 , 실리사이드 층 및 스토리지 패드 를 포함 하 는 스토리지 컨 택 구조 체 , 비트 라인 구 조체 와 스토리지 컨 택 구조 체 사이 에 배치 되 고 , 비트 라인 구조 체의 측벽 상 에 순차 적 으로 적층 된 제 1 내지 제 4 스 페이서 , 및 스토리지 컨 택 구조 체 상 에 배치 되 고 , 스토리지 패드 와 전기 적 으로 연결 되 는 커패시터 를 포함 하 되 , 스토리지 컨 택 의 상면 은 비트 라인 컨 택 의 상면 보다 낮 게 형성 되 고 , 제 4 스 페이서 의 하 면은 실리사이드 층 의 상면 과 접한다 .