여기 서 , 상기 제 1 및 제 2 스 페이서 절 연막 패턴 ( 118 a , 120 a ) 은 후속 ESD 실리콘 층 형성 시 인접 한 트랜지스터 의 ESD 실리콘 층 과 격리 시키 는 절연 층 역할 을 수행 하 며 , 상기 소자 분리 막 ( 104 ) 을 덮 되 , 상기 활성 영역 ( 102 ) 과 0 ~ 0 . 5 μ m 의 폭 ( d 1 ) 만큼 중첩 ( overlap ) 되 도록 형성 하 는 것 이 바람직 하 다 .