메모리 셀 어레이 ( 110 ) 는 예 를 들 어 열 방향 으로 배열 된 m 개 의 메모리 블록 ( memory block ) ( BLK ( 0 ) , BLK ( 1 ) , . .., BLK ( m - 1 ) ) 을 갖 는다 . 하나 의 메모리 블록 에 는 복수 의 NAND 스트링 ( string ) 이 형성 되 고 , 및 복수 의 메모리 셀 을 직렬 로 연결 하 여 NAND 스트링 이 형성 된다 . NAND 스트링 은 2 차원 방식 또는 3 차원 방식 으로 기판 표면 상 에 형성 될 수 있 다 . 또한 , 메모리 셀 은 하나 의 비트 ( 이진 데이터 ) 를 저장 하 는 단일 레벨 셀 ( single level cell ) ( SLC ) 타입 또는 다중 비트 를 저장 하 는 멀티 레벨 셀 ( multi level cell ) ( MLC ) 타입 일 수 있 다 . 하나 의 NAND 스트링 은 복수 의 메모리 셀 ( 예 를 들 어 , 64 개 의 메모리 셀 ) , 비트 라인 측 선택 트랜지스터 ( bit line side selection transistor ) ( 선택 게이트 라인 ( selection gate line ) ) 및 소스 라인 측 선택 트랜지스터 ( source line side selection transistor ) ( 선택 게이트 라인 ( selection gate line ) ) 을 직렬 로 연결 함 으로써 형성 된다 . 비트 라인 측 선택 트랜지스터 의 드레 인 은 대응 하 는 비트 라인 GBL 에 연결 되 고 , 소스 라인 측 선택 트랜지스터 의 소스 는 공통 소스 라인 ( common source line ) 에 연결 된다 .