상기 게이트 전극 들 ( 175 a , 175 b ) 의 형성 을 위한 평탄 화 공정 시 에 , 상기 제 1 층간 유전 막 ( 157 a ) 의 윗부분 및 상기 제 1 및 제 2 트랜지스터 영역 들 ( 50 , 60 ) 내 절연 스 페이서 들 ( 138 ) 의 윗부분 들 이 함께 평탄 화 될 수 있 다 . 일 실시 예 에 따르 면 , 상기 제 1 및 제 2 게이트 전극 들 ( 175 a , 175 b ) 을 형성 한 후 에 도 , 상기 수동 소자 영역 ( 70 ) 내 의 제 1 층간 유전 막 ( 157 a ) 이 상기 수동 소자 패턴 ( 125 r ) 의 상부 면 을 덮 을 수 있 다 .