도 8 에 나타낸 최종 제어 신호 발생 부 는 PMOS 트랜지스터 ( P ) , NMOS 트랜지스터 ( N ) , 퓨즈 ( F 5 ) , 및 인버터 들 ( I 2 , I 3 ) 로 구성 된 래치 로 이루어진 퓨즈 회로 를 구비 하 여 , 제 어 신호 ( sc ) 의 설정 이 완료 된 후 퓨즈 ( F 5 ) 를 설정 된 제어 신호 ( sc ) 에 따라 퓨즈 프로그램 함 에 의해서 반도체 메모리 장치 가 프로그램 된 제어 신호 ( ps ) 에 응답 하 여 정해진 동작 을 수행 하 는 것 이 가능 하 다 . 예 를 들 면 , 반도체 메모리 장치 에 대한 테스트 동작 을 수행 하 여 정상 이 아닌 동작 이 발생 하 는 외부 전원 전압 의 범위 에서 제어 신호 ( SC ) 를 가 변하 여 반도체 메모리 장치 의 동작 을 수행 하 여 정상 이 아닌 동작 이 발생 하 는 외부 전원 전압 의 범위 에서 반도체 메모리 장치 가 정상 적 으로 동작 하 게 되 면 , 이때 의 제어 신호 ( SC ) 들 을 퓨즈 들 로 프로그램 한다 . 그러면 , 모드 설정 동작 을 수행 하 여 제어 신호 ( SC ) 를 설정 하 지 않 더라도 외부 전원 전압 의 레벨 의 넓 은 범위 에서 정상 적 인 동작 을 수행 하 는 것 이 가능 하 다 .