다음 으로 , 도 4 및 도 5 에 도시 된 바 와 같이 , 반도체 기판 ( 110 ) 상 에 형성 된 절연 층 ( 120 ) 에서 엠아이에스 캐 패 시터 의 절연 층 ( 120 ) 으로 사용 될 영역 을 남기 고 나머지 절연 층 ( 120 ) 을 제거 함 으로써 , 전기 전도 성 을 갖 는 반도체 기판 ( 110 ) 상 에 미리 정해진 면적 을 갖 는 절연 층 ( 120 ) 을 적어도 하나 이상 형성 한다 ( S 110 ) .