본 발명 은 반도체 패키지 에 관한 것 으로 , 기판 상 에 반도체 칩 이 실장 된 반도체 패키지 에 있 어서 상기 기판 은 상기 반도체 칩 과 본딩 되 는 제 1 및 제 2 본딩 영역 을 포함 하 고 , 상기 제 1 및 제 2 본딩 영역 사이 에 는 상기 반도체 칩 의 배선 을 대체 하 는 패턴 이 형성 된 것 을 특징 으로 한다 . 이 에 의하 면 , 반도체 칩 내부 의 배선 을 필름 기판 에서 활용 되 지 않 은 영역 에 형성 된 리드 로 대체 할 수 있 어 반도체 칩 을 축소 할 수 있 게 된다 .