도 7 a 및 도 7 b 를 참조 하 면 , 게이트 도전 패턴 군 이 형성 된 기판 ( 31 ) 상 에 는 게이트 절 연막 ( 41 ) 이 형성 된다 . 그리고 게이트 절 연막 ( 41 ) 상 에 는 제 2 마스크 공정 으로 데이터 라인 ( 33 ) , 소스 전극 ( 38 ) , 드레 인 전극 ( 39 ) , 및 데이터 패드 하부 전극 ( 133 ) 을 포함 하 는 소스 / 드레 인 도전 패턴 군 이 형성 되 고 , 소스 / 드레 인 도전 패턴 군 하부 에 는 반도체 패턴 ( 37 ) 이 중첩 된다 . 반도체 패턴 ( 37 ) 은 활성 층 ( 35 ) 및 오 믹 접촉 층 ( 36 ) 을 포함 하 고 , 활성 층 ( 35 ) 은 소스 전극 ( 38 ) 과 드레 인 전극 ( 39 ) 사이 의 채널 부 ( 30 ) 에서 노출 된다 . 또한 , 소스 전극 ( 38 ) 및 드레 인 전극 ( 39 ) 각각 의 외곽 에지 와 오 믹 접촉 층 ( 36 ) 의 외곽 에 지 는 실질 적 으로 동일 한 선 을 따라 일치 한다 .