제어 셀 ( 303 ) 은 1 개 의 플립플롭 ( T - FF ) ( 401 ) 과 2 개 의 인버터 ( C - MOS Inverter ) ( 402 ) , ( 403 ) 로 구성 되 며 ; 플립플롭 ( 401 ) 의 T ( 408 ) , ( 508 ) 에 입력 펄스 가 가해 지 면 Q ( 413 ) 와 Q '( 414 ) 에 출력 펄스 가 출력 ( 501 ) 되 는 데 [ 제 5 도 ] 의 타이밍 차트 와 같이 Q ( 511 ) 가 “ 1 ” 이 면 Q '( 512 ) 는 “ 0 ” 이 출력 되 고 Q ( 511 ) 가 “ 0 ” 이 면 Q '( 512 ) 는 “ 1 ” 로 반전 되 어 출력 ( 501 ) 되 는 플립플롭 회로 ( 401 ) 와 , C - MOS 인버터 ( 402 ) , ( 403 ) 는 P 채널 ( 404 ) , ( 406 ) 과 N 채널 ( 405 ) , " ( 407 ) 의 양쪽 MOS FET 를 사용 하 는 컴프리 멘 터리 MOS IC ( CMOS IC ) 로서 P 채널 과 N 채널 의 드레 인 ( 415 ) 과 소스 ( 416 ) 가 전원 에서 보 아 직렬 이 고 게이트 ( 417 ) 가 공통 으로 연결 되 어 게이트 에 가하 는 양 과 음 의 입력 전압 중 어느 경우 에 도 전원 에서 흐르 는 전류 는 없 으며 어느 한쪽 의 FET 가 반듯이 OFF 로 되 어 있 으며 게이트 전압 이 높 은가 낮 은 가 에 대하 여 P 채널 과 N 채널 FET 의 한쪽 이 "" ON "" 이 면 다른 쪽 이 반듯이 "" OFF "" 이 므로 래 칭 릴레이 ( latching relay ) 와 동일 한 기능 을 수행 하 므로 2 조 의 C - MOS 인버터 ( 402 ) ", ( 403 ) 를 사용 하 면 단상 전원 의 양극 을 동시 에 절체 ( Transfor ) 하 는 기능 을 하 며 이러 한 원리 를 이용 하 여 ; 플립플롭 ( 401 ) 의 출력 Q ( 413 ) , " ( 511 ) 에 는 C - MOS 인버터 “ A ""( 402 ) ", ( 502 ) 가 연결 되 고 출력 Q '( 414 ) , " ( 512 ) 에 는 C - MOS 인버터 "" B ""( 403 ) ", ( 503 ) 가 연결 된 상태 에서 정역 전자석 셀 ( 302 ) 양단 에 공급 되 는 전원 ( 411 ) , ( 412 ) , ( 509 ) , ( 510 ) 의 극성 을 정역 으로 변환 시키 는 전자 회로 로서 ,