도 4 에 나타낸 공정 에서 는 , 실리콘 게르마늄 층 ( 15 ) 위 및 산화 막 에 의해 덮여 있 는 실리콘 기판 ( 11 ) 위 , 즉 , 실리콘 기판 ( 11 ) 위 의 전체 에 SOI 소자 를 형성 하 기 위한 제 2 반도체 층 으로서 의 실리콘 ( Si ) 층 ( 16 ) 을 형성 한다 . 상세 하 게 는 , 실리콘 버퍼 층 ( 18 ) 및 실리콘 게르마늄 층 ( 15 ) 과 동일 하 게 에피 택 셜 성장 시켜 성막 한다 . 이 때 의 성막 조건 은 예 를 들 어 실리콘 게르마늄 층 ( 15 ) 위 및 실리콘 기판 ( 11 ) 위 에 실리콘 기판 ( 11 ) 의 온도 를 450 ℃ 로부터 600 ℃ 로 높이 면서 , Si 2 H 6 ( 디 실란 ) 가스 를 사용 하 여 예 를 들 어 100 ㎚ 성장 시킨다 . 이것 에 의해 , 실리콘 기판 ( 11 ) 의 상방 전체 에 걸쳐 실리콘 층 ( 16 ) 이 성장 한다 . 실리콘 게르마늄 층 ( 15 ) 위 에 는 실리콘 게르마늄 층 ( 15 ) 의 결정 성 을 이어받 아 새롭 게 성장 한 단결정 제 1 실리콘 층 ( 16 a ) 이 형성 된다 . 한편 , SOI 소자 형성 영역 ( 13 ) 이외 의 산화 막 ( 소자 분리 막 ( 12 ) 을 포함 ) 위 에 는 다 결정 제 2 실리콘 층 ( 16 b ) 이 형성 된다 . 또한 , 제 2 실리콘 층 ( 16 b ) 은 후 공정 에서 행하 는 CMP 연마 ( Chemical Mechanical Polishing : 화학 적 기계 연마 ) 시 의 스톱 퍼 층 으로서 사용 된다 . 또한 , SOI 소자 형성 영역 ( 13 ) 에 형성 된 실리콘 버퍼 층 ( 18 ) , 실리콘 게르마늄 층 ( 15 ) , 및 제 1 실리콘 층 ( 16 a ) 을 합하 여 단결정 에피 택 셜 막 ( 17 ) 이 라고 부른다 .