전술 한 공정 단계 에서 , 게이트 전극 ( 87 ) 이 도 16 a 및 16 b 에 도시 되 는 단계 에서 생성 되 는 다결정 반도체 막 또는 단결정 화 반도체 막 ( 84 ) 의 큰 입경 을 갖 는 각 결정 의 평면 방향 에서 의 위치 에 따라 형성 될 때 , 이 에 의해 , 게이트 전극 ( 87 ) 하부 에 채널 ( 90 ) 이 형성 된다 . 전술 한 공정 에 따라 , 단결정 화 반도체 에서 다결정 트랜지스터 또는 박막 트랜지스터 가 형성 될 수 있 다 . 이 에 따라 제조 된 다결정 트랜지스터 또는 단결정 화 트랜지스터 는 액정 표시 장치 ( 디스플레이 ) 또는 EL ( electroluminescence ) 디스플레이 의 구동 회도 또는 집 적 회로 , 예 를 들 면 , 메모리 ( SRAM 또는 DRAM ) 또는 CPU 에 적용 될 수 있 다 . 본 발명 에서 의 프로세싱 대상 은 반도체 디바이스 가 형성 되 는 것 에 한정 되 지 않 고 , 반도체 디바이스 또한 박막 트랜지스터 에 한정 되 지 도 않 는다 .