여기 서 , 도 11 ( A ) 에 도시 한 반도체 장치 는 도 11 ( B ) 에 도시 한 동작 예 에서 판독 기간 T 4 중 에 만 트랜지스터 ( 13 ) 가 온 상태 가 되 도록 설계 하 여야 한다 . 바꿔 말 하 면 , 도 11 ( B ) 에 도시 한 동작 예 에서 의 기록 기간 T 1 중 노드 b 의 전위 는 하이 레벨 의 전위 까지 상승 하 지만 , 상기 전위 라도 트랜지스터 ( 13 ) 가 오프 상태 를 유지 하 여야 한다 . 그리고 , 기록 기간 T 1 중 노드 b 의 전위 가 그대로 로우 레벨 인 경우 라도 판독 기간 T 4 중 용량 소자 ( 14 ) 를 통한 용량 결합 에 의하 여 노드 b 의 전위 는 상승 하 지만 , 상기 전위 라도 트랜지스터 ( 13 ) 가 오프 상태 를 유지 하 여야 한다 . 즉 , 트랜지스터 ( 13 ) 의 임계 값 전압 은 데이터 선 ( 23 ) 에 공급 되 는 전위 의 최대 값 과 고정 전위선 ( 25 ) 의 전위 의 전위차 , 및 워드 선 ( 24 ) 에 공급 되 는 전위 의 최대 값 과 최소 값 의 전위차 각각 보다 높 고 또 상기 2 개 의 전위차 의 합 보다 낮 아야 한다 .