따라서 , 도 15 b 에 도시 된 바 와 같이 , 캐시 메모리 C 0 의 짝수 번 째 페이지 를 판독 할 때 , 비트 라인 BL 0 , 비트 라인 BL 4 , 비트 라인 BL 8 및 비트 라인 BL 12 이 선택 되 고 , 홀수 번 째 페이지 를 판독 할 때 , 비트 라인 BL 3 , 비트 라인 BL 7 , 비트 라인 BL 11 및 비트 라인 BL 15 이 선택 되 고 ; 캐시 메모리 C 1 의 짝수 번 째 페이지 가 판독 될 때 , 비트 라인 BL 2 , 비트 라인 BL 6 , 비트 라인 BL 10 및 비트 라인 BL 14 가 선택 되 고 , 캐시 메모리 C 1 의 홀수 번 째 페이지 를 판독 할 때 , 비트 라인 BL 1 , 비트 라인 BL 5 , 비트 라인 BL 9 및 비트 라인 BL 13 이 선택 된다 . 선택 되 지 않 은 비트 라인 은 비트 라인 선택 회로 ( 172 ) 의 가상 전원 을 통해 GND 레벨 에 전기 적 으로 연결 된다 .