도 2 c 를 참조 하 면 , 격리 영역 ( R ) 을 포함 한 전체 구조 상 에 스 페이서 막 ( 105 ) , 식각 정지 막 ( 106 ) 및 제 1 층간 절 연막 ( 107 ) 을 형성 한다 . 스 페이서 막 ( 105 ) 과 식각 정지 막 ( 106 ) 은 후속 식각 공정 시 반도체 소자 의 셀 어레이 영역 ( 미 도시 ) 에 형성 될 게이트 패턴 이 노출 되 는 것 을 방지 하 기 위한 막 이 며 , 제 1 층간 절 연막 ( 107 ) 은 격리 영역 ( R ) 을 매립 하 기 위한 막 이 다 . 스 페이서 막 ( 105 ) 은 산화 막 으로 이루어질 수 있 고 , 식각 정지 막 ( 106 ) 은 질화물 로 이루어질 수 있 으며 , 제 1 층간 절 연막 ( 107 ) 은 산화 막 으로 이루어질 수 있 다 .