본 실시 형태 에 있 어서 는 , 세라믹스 기판 ( 11 ) 과 회로 층 ( 12 ) 사이 에 있 어서 , 세라믹스 기판 ( 11 ) 의 접합면 으로부터 회로 층 ( 12 ) 측 으로 50 ㎛ 까지 의 영역 에 있 어서 의 Cu 2 Mg 상 의 면적 률 이 15 ％ 이하 로 되 어 있 다 . 세라믹스 기판 ( 11 ) 의 접합면 으로부터 회로 층 ( 12 ) 측 으로 50 ㎛ 까지 의 영역 에 있 어서 의 Cu 2 Mg 상 의 면적 률 은 , 0 . 01 ％ 이상 10 ％ 이하 로 되 어 있 는 것 이 바람직 하 지만 , 이것 에 한정 되 는 경우 는 없 다 .