계속 해서 , 도 23 및 도 24 에 도시 한 바 와 같이 , 메모리 트랜지스터 영역 ( 12 ) 에서 , 제 2 판상 분리 / 절연 층 ( 33 b '), 및 계단 형상 으로 가공 한 단부 를 커버 하 도록 질화 실리콘 ( SiN ) 을 피착 시켜 , 메모리 보호 / 절연 층 ( 34 ) 을 형성 한다 . 다음 에 , 메모리 트랜지스터 영역 ( 12 ) 및 주변 영역 ( Ph ) 에서 , 메모리 보호 / 절연 층 ( 34 ) 의 최 상면 까지 산화 실리콘 ( SiO 2 ) 을 피착 시켜 , 층간 절연 층 ( 43 ) 을 형성 한다 .