도 5 는 본 발명 에 따른 출력 버퍼 의 회로도 를 나타낸다 . 도 5 를 참조 하 면 , 본 발명 에 따른 상기 출력 버퍼 ( 101 ) 는 NMOS 입력 폴디 드 캐스 코드 연산 증폭기 ( 110 ) , PMOS 입력 폴디 드 캐스 코드 연산 증폭기 ( 120 ) , 제 1 바이어스 전압 발생기 ( 130 ) , 제 2 바이어스 전압 발생기 ( 140 ) , 제 1 전압 감지 회로 ( MPD ) , 제 2 전압 감지 회로 ( MND ) , 제 1 커패시터 ( CC 1 ) , 제 2 커패시터 ( CC 2 ) , 및 출력 드라이버 ( 150 ) 를 구비 한다 .