이때 , 도 1 의 반도체 메모리 장치 가 32 개 의 입출력 패드 ( 도시 되 지 않 음 ) 를 갖 는 경우 , 네 쿼터 뱅크 ( BK 0 ~ BK 3 ) 와 네 쿼터 뱅크 ( BK 4 ~ BK 7 ) 사이 에 는 각 쿼터 뱅크 ( BK 0 ~ BK 7 ) 에서 출력 된 데이터 를 전달 하 는 8 개 의 글로벌 입출력 라인 ( RGIO _ UP , RGIO _ DN ) 이 배치 된다 .