본 발명 의 실시 예 에 따른 메모리 장치 는 , 제 1 셀렉 트 라인 과 제 2 셀렉 트 라인 사이 에 서로 평행 하 게 배열 된 다수 의 워드 라인 들 이 연결 된 메모리 블록 ; 상기 제 1 셀렉 트 라인 , 상기 제 2 셀렉 트 라인 및 상기 워드 라인 들 에 검증 전압 및 패스 전압 들 을 공급 하 고 , 상기 제 1 셀렉 트 라인 , 상기 제 2 셀렉 트 라인 및 상기 워드 라인 들 을 선택 적 으로 디스 차지 하 고 , 상기 워드 라인 들 중 선택 된 워드 라인 에 연결 된 메모리 셀 들 을 검증 하 는 주변 회로 들 ; 및 상기 메모리 셀 들 을 검증 한 후 , 상기 선택 된 워드 라인 에 연결 된 메모리 셀 들 이 턴 온 ( turn on ) 되 도록 상기 선택 된 워드 라인 의 전압 을 높이 고 , 상기 선택 된 워드 라인 들 및 상기 비 선택 된 워드 라인 들 이 디스 차지 된 후 에 상기 제 1 및 제 2 셀렉 트 라인 들 중 적어도 하나 의 라인 이 디스 차지 되 도록 상기 주변 회로 들 을 제어 하 는 제어 로직 을 포함 한다 .