제 9 트랜지스터 ( M 9 ) 와 제 10 트랜지스터 ( M 10 ) 는 제 1 단자 , 제 2 단자 및 제 어 단자 를 각각 구비 하 며 , 각 제 1 단자 는 제 7 트랜지스터 ( M 7 ) 의 제 2 단자 와 제 8 트랜지스터 ( M 8 ) 의 제 2 단자 에 각각 접속 되 고 , 각 제 2 단자 는 제 4 저항 ( R 4 ) 의 일단 에 공통 접속 되 며 , 각 제어 단자 는 제 3 및 제 5 트랜지스터 ( M 3 , M 5 ) 의 접속 점 과 제 4 및 제 6 트랜지스터 ( M 4 , M 6 ) 의 접속 점 에 각각 접속 된다 . 제 4 저항 ( R 4 ) 은 데시벨 - 선형 적 인 특성 을 얻 는 전체 회로 에서 바이어스 를 조정 하 는 역할 을 한다 . 여기 서 , 제 3 및 제 5 트랜지스터 ( M 3 , M 5 ) 의 접속 점 과 제 4 및 제 6 트랜지스터 ( M 4 , M 6 ) 의 접속 점 은 두 출력 점 ( OUT +, OUt -) 이 된다 .