패 시베이 션 층 ( PSV ) 은 제 1 및 제 2 트랜지스터 ( T 1 , T 2 ) 상 에 제공 되 어 제 1 및 제 2 트랜지스터 ( T 1 , T 2 ) 를 커버 할 수 있 다 . 패 시베이 션 층 ( PSV ) 은 제 2 트랜지스터 ( T 2 ) 의 드레 인 전극 ( DE ) 의 일부 를 외부 로 노출 하 는 제 5 컨 택 홀 ( CH 5 ) 을 포함 할 수 있 다 .