도 5 는 실시 형태 ( 300 ) 에 따른 MRAM 디바이스 를 통합 하 는 프로세스 를 상세히 열거 하 는 흐름 도 이 다 . 블록 502 에서 , IMD 층 x - 1 의 금속 배선 ( Mx - 1 ) 이 패 터닝 된다 . 다음 , 블록 504 에서 , 층 x 의 절연 캡 층 들 ( Cap 1 x 및 Cap 2 x ) 이 증착 될 수 있 다 . 블록 506 에서 , 비아 ( Vx ) ( 이 는 증착 됨 ) 를 형성 하 기 위해서 , 캡 층 들 ( Cap 1 x 및 Cap 2 x ) 이 패 터닝 된다 . 다음 으로 , 블록 508 에서 , MTJ 스택 의 증착 과 함께 , 하부 전극 ( BE ) 이 캡 층 들 ( Cap 1 x 및 Cap 2 x ) 및 비아 ( Vx ) 상 에 증착 된다 . 본 기술 에 알려진 바 와 같이 , MTJ 스택 은 다양 한 엘리먼트 들 , 예 를 들 어 , 핀 드 층 , 터널 링 배리 어 층 , 프리 층 , 반강자성 ( AFM ) 층 및 캡 층 을 포함 할 수 있 다 . 다음 으로 , 블록 510 에서 , MTJ 스택 이 패 터닝 되 고 측벽 캡 층 ( Side _ Capx ) 이 증착 된다 . 블록 512 에서 , 금속 간 유전체 ( IMDx ) 가 MRAM 셀 들 과 층 x 내 다른 논리 셀 들 사이 의 영역 들 내 에 증착 된다 . MTJ 스택 의 상부 는 평탄 화 프로세스 ( 예 를 들 어 , 화학 기계 적 연마 ( CMP ) ) 를 거치 게 된다 . 블록 514 에서 상부 전극 ( TE ) 과 선택 적 인 절연 층 ( Cap 3 x ) 이 증착 되 고 , 상부 전극 ( TE ) 및 하부 전극 ( BE ) 이 패 터닝 된다 . 다음 으로 , 블록 516 에서 , 층 x 의 개방 영역 들 을 충 진하 기 위해서 , 유전체 IDMx 가 다시 증착 된다 . IMD CMP 프로세스 가 IMDx 층 의 평탄 화 를 위해 사용 된 수 있 다 . 이후 , 블록 518 에서 상부 비아 ( top _ Vx ) 및 금속 ( Mx ) 이 패 터닝 되 고 증착 되 어 상부 비아 및 금속 배선 ( Mx ) 을 형성 하 는데 , 이 는 본원 에 논의 된 바 와 같이 금속 아일랜드 를 형성 한다 . 블록 520 에서 Cap 1 x + 1 , Cap 2 x + 1 , 및 IMDx + 1 이 증착 되 고 , 패 터닝 되 어 비아 ( Vx + 1 ) 를 형성 한다 . 최종 적 으로 , 블록 522 에서 금속 ( Mx + 1 ) 이 형성 되 고 비 아들 ( top _ Vx 및 Vx + 1 ) 을 통해 금속 ( Mx ) 에 연결 된다 . 앞 의 프로세스 시퀀스 들 은 오로지 예시 를 위해 기술 되 었 고 다양 한 실시 형태 들 을 제한 하 지 않 는다는 것 이 인식 될 것 이 다 . 도 3 , 4 a 및 도 4 b 와 관련 하 여 예시 되 고 논의 된 구성 들 을 달성 하 기 위해서 다양 한 시퀀스 들 이 조합 될 수 있 고 그리고 / 또는 순서 가 재 배열 된다 . 또한 , 논리 엘리먼트 들 을 형성 하 기 위한 대응 하 는 동작 들 은 , 이 들 이 본 기술 에 잘 알려져 있 기 때문 에 설명 되 지 않 았 고 , 임의 의 호환 가능 한 프로세스 가 사용 될 수 있 다 .