도 6 의 P 1 기간 동안 TFT 의 문턱 전압 보다 높 은 하이 논리 전압 의 제 1 스캔 펄스 ( SP 1 ) 가 제 1 스캔 라인 ( S Ⅰ ) 에 공급 됨 과 동시 에 로우 논리 전압 또는 TFT 의 문턱 전압 보다 낮 은 게 이 트로우 전압 의 제 2 스캔 펄스 ( SP 2 ) 가 제 2 스캔 라인 ( S Ⅱ ) 에 공급 된다 . 그러면 , 제 4 및 제 6 TFT ( T 4 , T 6 ) 는 턴 - 오프 되 는 반면 제 1 및 제 3 TFT ( T 1 , T 3 ) 는 턴 - 온 되 어 데이터 라인 ( DL ) 으로부터 의 리셋 전압 ( Vrst ) 이 도 7 과 같이 스토리지 커패시터 ( Cst ) 에 저장 된다 .