도 7 은 전압 버퍼 ( VBF ) 의 일정 한 루프 이득 구현 을 나타낸다 . 이 구현 은 이하 에서 일정 한 루프 이득 전압 버퍼 로서 지칭 될 것 이 다 . 일정 한 루프 이득 전압 버퍼 는 예 를 들 어 전계 효과 유형 일 수 있 는 15 개 의 트랜지스터 ( M 201 - M 215 ) 를 포함 한다 . 트랜지스터 ( M 201 , M 202 ) 는 트랜지스터 ( M 209 ) 가 결합 되 는 공통 소스 노드 를 갖 는 차동 쌍 을 구성 한다 . 트랜지스터 ( M 209 ) 는 고정 된 바이어스 전압 ( VB ) 을 수신 한다 . 트랜지스터 ( M 202 ) 의 게이트 는 내부 기준 전압 ( VRI ) 을 수신 한다 . 다른 트랜지스터 ( M 201 ) 의 게이트 는 인가 기준 전압 ( VRO ) 이 존재 하 는 출력 에 결합 된다 . 트랜지스터 ( M 210 ) 의 소스 는 이 출력 을 구성 한다 . 트랜지스터 ( M 201 , M 202 ) 는 크기 가 동일 하 다 . 동일 한 사항 이 트랜지스터 ( M 203 , M 204 ) , 트랜지스터 ( M 205 , M 206 ) , 트랜지스터 ( M 207 , M 208 ) 및 트랜지스터 ( M 213 , M 214 , M 215 ) 에 도 적용 된다 . 트랜지스터 ( M 211 ) 는 트랜지스터 ( M 212 ) 의 소위 W / L 비율 의 두 배 인 W / L 비율 을 갖 는다 .