일 실시 예 에서 , 도 12 에 도시 된 컴포넌트 들 모두 는 단일 집 적 회로 상 에 배열 된다 . 예 를 들 어 , 시스템 제어 로직 ( 990 ) , 컬럼 제 어 회로 부 ( 910 ) 및 로우 제 어 회로 부 ( 920 ) 는 기판 의 표면 상 에 형성 되 고 , 메모리 어레이 ( 902 ) 는 기판 위 에 ( 그리고 , 따라서 , 시스템 제어 로직 ( 990 ) , 컬럼 제 어 회로 부 ( 910 ) 및 로우 제 어 회로 부 ( 920 ) 위 에 ) 형성 된 모놀리식 3 차원 메모리 어레이 이 다 . 일부 경우 들 에서 , 제 어 회로 부 의 일부분 은 메모리 어레이 의 일부 와 동일 한 층 들 상 에 형성 될 수 있 다 .