본 발명 의 일 실시 예 에 따른 반도체 소자 의 콘 택 플러그 는 , 제 1 도 전막 및 제 1 금속 막 을 포함 하 는 게이트 를 형성 한다 . 제 1 도 전막 및 제 1 금속 막 사이 에 형성 된 제 1 베리어 메탈 막 을 포함 한다 . 게이트 측벽 에 형성 된 스 페이서 를 포함 한다 . 스 페이서 사이 의 반도체 기판 상 에 형성 되 는 제 2 금속 막 을 포함 한다 . 스 페이서 와 제 2 금속 막 사이 에 형성 하 되 , 제 1 도 전막 보다 낮 게 형성 되 는 제 2 베리어 메탈 막 을 포함 한다 . 스 페이서 사이 의 제 2 금속 막 상 에 형성 된 제 2 도 전막 을 포함 한다 .