상술 한 바 와 같이 , 본 발명 에 따른 반도체 소자 의 제조 방법 은 셀 영역 과 주변 회로 영역 의 경 계부 에 가드 링 구조 형성 시 폴리 실리콘 층 으로 퓨즈 를 형성 한 후 , 셀 영역 에 캐 패시 터 를 형성 함 으로써 셀 영역 과 주변 회로 영역 간 에 단차 가 없 어 층간 절 연막 평탄 화 공정 이 용이 하 며 , 고온 / 고습 조건 에서 진행 하 는 테스 트시 퓨즈 영역 에서 불량 이 발생 하 는 현상 을 방지 할 수 있 다 .