도 49 A 및 49 B 를 참조 하 면 , 클록 생성기 ( 2510 ) 는 클록 발진기 ( 2511 ) 및 PLL ( 2512 ) 을 갖 는다 . 내부 생성 된 클록 신호 ' Clk _ src ' 는 , 클록 발진기 ( 2511 ) 에 의해 , 90 °, 180 °, 270 ° 및 360 ° 만큼 다수 의 위상 시프트 된 클록 신호 를 생성 시키 는 PLL ( 2512 ) 의 기준 클록 입력 ' Ref _ clk ' 에 제공 된다 . 180 °, 270 ° 및 360 ° 위상 시프트 된 클록 신호 는 Clk 180 _ out ( 2508 ) , Clk 270 _ out ( 2507 ) 및 Clk 360 _ out ( 2503 ) 으로서 각각 의 출력 버퍼 를 통해 제공 된다 . Clk 180 _ out ( 2508 ) , " Clk 270 _ out ( 2507 ) 및 Clk 360 _ out ( 2503 ) 은 내부 생성 된 클록 신호 ' Clk _ src ' 와 동기 된다 . Clk 360 _ out ( 2503 ) 은 2 개 의 선택기 ( 2513 및 2514 ) 의 선택 입력 에 제공 된다 . "" 0 "" 및 "" 1 "" 논리 신호 는 제각기 선택기 ( 2513 ) 의 "" 0 "" 및 "" 1 "" 입력 및 다른 선택기 ( 2514 ) 의 "" 0 "" 및 "" 1 "" 입력 에 공급 된다 . Clk 360 _ out ( 2503 ) 에 응답 하 여 ", 선택기 ( 2513 및 2514 ) 는 제각기 ' Clock out '( 2501 ) 및 ' Clock out #'( 2502 ) 으로서 각각 의 출력 버퍼 를 통해 제공 되 는 상보 출력 신호 를 제공 한다 .