도 1 d 에 도시 한 바 와 같이 , 본 발명 의 일실 시예 에 따른 박막 트랜지스터 는 기판 ( 110 ) 이 형성 되 고 기판 ( 110 ) 상 에 게이트 전극 ( 160 ) 이 형성 될 수 있 다 . 기판 ( 110 ) 과 기판 ( 110 ) 상 에 형성 된 게이트 전극 ( 160 ) 상 에 절 연막 ( 150 ) 이 형성 될 수 있 다 . 절 연막 ( 150 ) 상 에 소스 전극 ( 120 ) 및 드레 인 전극 ( 130 ) 이 형성 될 수 있 다 . 이후 , 절 연막 ( 150 ) 과 절 연막 ( 150 ) 상 에 형성 된 소스 전극 ( 120 ) 및 드레 인 전극 ( 130 ) 상 에 활성 층 ( 140 ) 이 형성 될 수 있 다 .