도 3 은 , 본 발명 의 일 실시 예의 pSRAM 과 그 메모리 컨트롤러 의 개략 도 이 다 . 도 3 을 참조 하 고 , 본 실시 예의 pSRAM ( 100 ) 은 , 복수 의 메모리 칩 을 포함 하 고 , 여기 서 는 , 제 1 메모리 칩 ( 110 ＿ 0 ) 및 제 2 메모리 칩 ( 110 ＿ 1 ) 에 의해 예시 적 으로 설명 하 지만 , 메모리 칩 의 수 는 , 본 발명 을 한정 하 는 것 은 아니 다 . 본 실시 예 에서 는 , 제 1 메모리 칩 ( 110 ＿ 0 ) 및 제 2 메모리 칩 ( 110 ＿ 1 ) 은 , 제 어 신호 ( CS ＃) 와 RWDS 신호 를 공유 한다 . 각 메모리 칩 은 , RWDS 핀 ( 130 ) 을 통해 RWDS 신호 를 출력 하 고 , 동일 한 버스 ( 120 ) 를 사용 해 RWDS 신호 를 송신 한다 . 데이터 신호 ( DQ [ 7 : 0 ] ) 는 , 다 이 어드레스 를 포함 한다 . 도 3 의 실시 예 에서 는 , 제 1 메모리 칩 ( 110 ＿ 0 ) 및 제 2 메모리 칩 ( 110 ＿ 1 ) 은 , 예 를 들 면 , xSPI pSRAM 또는 HyperRAM pSRAM 이 지만 , 본 발명 은 이것 으로 한정 되 는 것 은 아니 다 . 본 발명 의 실시 예 에서 는 , 셀프 리 프레쉬 충돌 이 발생 하 는지 여부 에 관계없이 , 메모리 칩 이 독 출 동작 을 실시 할 때 , 그 독 출 레이턴 시 는 고정 시간 으로 설정 되 고 , 또한 상기 고정 시간 은 , 셀프 리 프레쉬 를 완료 시킬 수 있 고 , 또한 독 출 레이턴 시 에 있 어서 의 모든 RWDS 신호 의 레벨 은 , 변화 하 지 않 는다 . 상기 고정 시간 은 , 초기 레이턴 시 보다 크 다 .