디코더 칩 과 인터페이스 하 는 메모리 는 디코더 칩 의 설계 구조 에 따른 버스 대역폭 을 만족 하 기 위하 여 버스 클럭 의 2 배 이상 이 되 는 매우 높 은 데이터 비율 및 클럭 주파수 를 사용 하 고 있 어 , 기존 의 메모리 를 보 드 레벨 에서 액세스 조건 을 맞추 어 동작 시키 는 것 은 동작 의 불 안정 성 및 성능 저하 의 요인 이 될 수 있 다 .