상기 선택 회로 ( 205 ) 는 상기 전압 발생 부 ( 203 ) 로부터 출력 된 복수 의 전압 들 을 수신 하 고 , 선택 신호 들 ( S [ 4 : 0 ] ) 에 기초 하 여 선택 된 하나 의 전압 을 연산 증폭기 ( 207 ) 의 ( +) 입력단 자 로 출력 할 수 있 다 . 상기 선택 신호 들 ( S [ 4 : 0 ] ) 은 연산 증폭기 ( 207 ) 의 오프셋 을 보상 하 기 위하 여 복수 의 전압 들 중 에서 어느 하나 의 전압 을 선택 하 기 위한 신호 들 이 다 . 예컨대 , 상기 선택 회로 ( 205 ) 는 먹스 ( MUX ) 로 구현 될 수 있 다 .