도 7 을 참조 하 면 , 도 4 의 구동 장치 에서 의 논리 제 어부 ( 42 ) 는 클럭 버퍼 ( 85 ) , 동기 조정부 ( 826 ) , 감마 정정부 ( 81 ) , 오 차 확산 부 ( 812 ) , 선입 선출 ( First - In First - Out ) 메모리 ( 811 ) , 서브 필드 발생 부 ( 821 ) , 서브 필드 행렬 부 ( 822 ) , 행렬 버퍼 부 ( 823 ) , 메모리 제 어부 ( 824 ) , 램 ( Random Access Memory , 89 ) , 재배 열부 ( 825 ) , 평균 신호 레벨 검 출부 ( 83 a ) , 전력 제 어부 ( 83 ) , 이 . 이 . 피 . 롬 ( E . E . P . R . O . M , 84 a ) , I 2 C 직렬 통신 인터페이스 ( 84 b ) , 타이밍 - 신호 발생기 ( 84 c ) , XY 제 어부 ( 84 ) , 제 1 출력 타이밍 제 어부 ( 88 U ) , 및 제 2 출력 타이밍 제 어부 ( 88 D ) 를 포함 한다 .