캐시 메모 리부 ( 1120 ) 는 고속 으로 동작 하 는 코 어부 ( 1110 ) 와 저 속 으로 동작 하 는 외부 장치 사이 의 데이터 처리 속도 차이 를 보완 하 기 위해 임시 로 데이터 를 저장 하 는 부분 으로 , 1 차 저장 부 ( 1121 ) , 2 차 저장 부 ( 1122 ) 및 3 차 저장 부 ( 1123 ) 를 포함 할 수 있 다 . 일반 적 으로 캐시 메모 리부 ( 1120 ) 는 1 차 , 2 차 저장 부 ( 1121 , 1122 ) 를 포함 하 며 고용량 이 필요 할 경우 3 차 저장 부 ( 1123 ) 를 포함 할 수 있 으며 , 필요시 더 많 은 저 장부 를 포함 할 수 있 다 . 즉 캐시 메모 리부 ( 1120 ) 가 포함 하 는 저 장부 의 개수 는 설계 에 따라 달라질 수 있 다 . 여기 서 , 1 차 , 2 차 , 3 차 저장 부 ( 1121 , 1122 , 1123 ) 의 데이터 저장 및 판별 하 는 처리 속도 는 같 을 수 도 있 고 다를 수 도 있 다 . 각 저 장부 의 처리 속도 가 다른 경우 , 1 차 저장 부 의 속도 가 제일 빠를 수 있 다 . 캐시 메모 리부 ( 1120 ) 의 1 차 저장 부 ( 1121 ) , 2 차 저장 부 ( 1122 ) 및 3 차 저장 부 ( 1123 ) 중 하나 이상 의 저 장부 는 전술 한 반도체 장치 의 실시 예 들 중 하나 이상 을 포함 할 수 있 다 . 예 를 들 어 , 캐시 메모 리부 ( 1120 ) 는 제 1 가변 저항 소자 ; 상기 제 1 가변 저항 소자 에 접속 하 는 제 1 스위칭 소자 ; 제 2 가변 저항 소자 ; 및 상기 제 2 가변 저항 소자 에 접속 하 는 제 2 스위칭 소자 를 포함 하 고 , 상기 제 1 스위칭 소자 와 상기 제 1 가변 저항 소자 사이 의 거리 는 , 상기 제 2 스위칭 소자 와 상기 제 2 가변 저항 소자 사이 의 거리 보다 크 고 , 상기 제 1 스위칭 소자 의 제 1 단부 로부터 상기 제 1 가변 저항 소자 까지 의 제 1 경로 에 비하 여 , 상기 제 2 스위칭 소자 의 제 2 단부 로부터 상기 제 2 가변 저항 소자 까지 의 제 2 경로 는 저항 성분 을 더 포함 할 수 있 다 . 이 를 통해 캐시 메모 리부 ( 1120 ) 의 동작 특성 이 향상 될 수 있 다 . 결과 적 으로 , 프로세서 ( 1100 ) 의 동작 특성 향상 이 가능 하 다 .