U 자 형상 반도체 층 ( 63 ) 은 상술 한 U 자 형상 반도체 SCmn 으로 기능 한다 . 백 게이트 도전 층 ( 22 ) 은 백 게이트 선 ( BG ) 으로 기능 한다 . 또한 , 백 게이트 도전 층 ( 22 ) 의 연결부 ( 63 a ) 근방 의 단부 는 백 게이트 트랜지스터 ( BGTrmn ) 의 제어 게이트 로서 기능 한다 . 제 1 내지 제 8 워드 선 도전 층 ( 32 a 내지 32 h ) 은 워드 선 WLm 1 내지 WLm 8 로서 기능 한다 . 또한 , 제 1 내지 제 8 워드 선 도전 층 ( 32 a 내지 32 h ) 의 기둥 형 상부 ( 63 b ) 근방 에 위치 된 단부 는 메모리 트랜지스터 MTrmn 의 제어 게이트 로서 기능 한다 . 드레 인 측 도전 층 ( 41 ) 은 드레 인 측 선택 게이트 선 ( SGDm ) 으로 기능 한다 . 또한 , 드레 인 측 도전 층 ( 41 ) 의 기둥 형 상부 ( 63 b ) 근방 에 위치 된 단부 는 드레 인 측 선택 게이트 트랜지스터 ( SDTrmn ) 의 제어 게이트 로서 기능 한다 . 소스 측 도전 층 ( 42 ) 은 소스 측 선택 게이트 선 ( SGSm ) 으로 기능 한다 . 또한 , 소스 측 도전 층 ( 42 ) 의 기둥 형 상부 ( 63 b ) 근방 에 위치 된 단부 는 소스 측 선택 게이트 트랜지스터 ( SSTrmn ) 의 제어 게이트 로서 기능 한다 . 또한 , 내부 유전체 층 ( 64 ) 은 절 연부 ( I ) 에 대응 한다 .