CELL _ DCH 에서 현재 행해 지 는 바 와 같이 F - DPCH 프레임 타이밍 을 P - CCPCH 에 고정 시키 는 것 은 CELL _ FACH 에서 의 E - DCH 로써 는 어려움 을 야기 할 수 있 다 . 실제로 , 전력 제어 업데이트 가 전체 프레임 ( 10 ms ) 만큼 지연 될 가능 성 을 초래 할 수 있 다 . 설명 을 위해 , ( 고정 된 P - CCPCH 에 관련 하 여 ) E - DCH 공유 리소스 F - DPCH 프레임 타이밍 에 의해 정의 되 는 바 와 같이 , 업 링크 E - DCH 프레임 의 끝 부근 의 액세스 슬롯 에서 전송 되 는 E - RACH 프리 앰 블 을 고려 하 자 . ACK 가 AICH 를 통해 전송 된다고 가정 하 면 , 이 ACK 응답 은 업 링크 E - DCH 프레임 의 끝 에서 또는 다음 업 링크 E - DCH 프레임 의 시작 에서 수신 될 것 이 며 , 그리 하 여 WTRU 는 다음 E - DCH 프레임 의 시작 까지 전송 할 기회 를 갖 지 않 을 수 있 다 ( 스크램블 링 코드 를 초기 화 해야 할 필요 성 으로 인해 ) . 이 로 인해 전력 제어 루프 가 확립 될 수 있 기 까지 긴 지연 을 초래 할 것 이 며 , 본질 적 으로 마지막 RACH 프리 앰 블 전송 후 에 첫 번 째 전력 제어 가 거의 전체 프레임 ( 즉 , 10 ms ) 을 업데이트 하 게 할 것 이 다 . 이 는 전력 제어 루프 안정 화 문제 를 야기 할 수 있 다 . 이 는 또한 RACH 메시지 부분 을 보내 는데 추가 적 인 지연 을 야기 할 수 있 다 . 따라서 , P - CCPCH 에 대한 소정 의 F - DPCH 오프셋 에 대하 여 , 일부 액세스 슬롯 은 E - RACH 액세스 에 대하 여 다른 것 보다 더 유리 할 것 이 고 , 일부 액세스 슬롯 은 전력 제어 업데이트 레이턴 시 로 인해 바람직 하 지 않 을 수 있 다 .