이 제조 방법 에서 는 , 측벽 부 사이 에 매립 된 제 2 도 전막 에 의해 확산 층 의 도전 율 을 충분히 보상 할 수 있 다 . 바꿔 말 하 면 , 확산 층 및 제 2 도 전막 으로 이루어지 는 배선 의 저항 값 을 저감 할 수 있 다 . 또 , 제 2 도 전막 을 측벽 부 사이 에 매립 하 기 때문 에 , 제 1 도 전막 의 막 두께 의 조정 이 용이 하 고 , 막 두께 의 조정 에 의해 확산 층 및 제 2 도 전막 으로 이루어지 는 배선 의 저항 값 을 용이 하 게 조정 할 수 있 다 . 또 , 측벽 부 사이 에 제 2 도 전막 을 매립 할 뿐 이 므로 , 제 2 도 전막 을 형성 하 기 위한 영역 을 별도 로 형성 할 필요 가 없 고 , 반도체 장치 의 대형 화 를 방지 할 수 있 다 . 또 , 제 2 도 전막 에 의해 확산 층 의 도전 율 을 충분히 보상 할 수 있 기 때문 에 , 상층 메탈 배선 에 의해 확산 층 의 도전 율 을 보상 할 필요 가 없 어 , 반도체 장치 의 대형 화 를 방지 할 수 있 다 .