또한 , 어 드레스 버퍼 가 일괄 적 으로 배치 됨 으로 , 각 비트 의 어드레스 신호 는 주변 회로 의 구동 에 의한 전원 노이즈 의 영향 을 동일 하 게 받 는다 . 또한 , 어 드레스 버퍼 의 물리 적 인 배치 를 동일 하 게 구현 함 으로써 , 종래 복수 의 어드레스 신호 가 동작 모드 에 따라 셋 업 / 홀드 타임 의 스큐 를 최소 화 할 수 있 다 . 따라서 , 테스트 모드 또는 퓨즈 옵션 을 통해 , 셋 업 / 홀드 타임 의 조정 이 용이 하 다 . 또한 , 어 드레스 버퍼 가 일괄 적 으로 배치 됨 으로 , 이 를 위한 전원 라인 의 강화 가 용이 하 다 .