도 29 는 도 3 의 메모리 블록 ( BLKa ) 의 제 8 실시 예 에 따른 등 가 회로 ( BLKa _ 8 ) 를 보여 주 는 회로도 이 다 . 도 6 의 등가 회로 ( BLKa _ 1 ) 와 비교 하 면 , 각 낸드 스트링 ( NS ) 에서 스트링 선택 트랜지스터 ( SST ) 및 메모리 셀 들 ( MC 1 ~ MC 6 ) 사이 에 더미 메모리 셀 ( DMC ) 이 제공 된다 .