또한 , 본 발명 의 한 실시 형태 는 m×n 개 의 메모리 셀 을 포함 하 는 메모리 셀 어레이 와 , 제 1 구동 회로 와 , 제 2 구동 회로 와 , K 비트 카운터 ( K 는 자연수 ) 와 , 전위 생성 회로 와 , 비트 선 과 , 소스 선 과 , 게이트 선 을 포함 하 는 반도체 장치 이 다 . 메모리 셀 중 하나 는 제 1 게이트 전극 , 제 1 소스 전극 , 제 1 드레 인 전극 , 및 제 1 채널 형성 영역 을 포함 하 는 제 1 트랜지스터 와 , 제 2 게이트 전극 , 제 2 소스 전극 , 제 2 드레 인 전극 , 및 제 2 채널 형성 영역 을 포함 하 는 제 2 트랜지스터 를 포함 한다 . 제 1 채널 형성 영역 은 제 2 채널 형성 영역 과 는 상이 한 반도체 재료 를 포함 한다 . 제 1 구동 회로 는 메모리 셀 의 열 마다 K 비트 의 래치 부 와 판독 회로 를 포함 한다 . K 비트 카운터 는 판독 회로 에 접속 되 고 , 판독 회로 는 K 비트 래치 부 에 접속 된다 .