상기 스위치 배열 은 상기 제 2 신호 변환기 ( 120 ) 의 출력 신호 ( Vres ( N ) ) 가 상기 제 3 커패시터 ( C 3 ) 와 상기 제 4 커패시터 ( C 4 ) 각각 으로 입력 될 수 있 도록 배열 된다 . 따라서 , 상기 제 2 신호 변환기 ( 120 ) 의 출력 신호 ( Vres ( N ) ) 는 상기 제 3 커패시터 ( C 3 ) 와 상기 제 4 커패시터 ( C 4 ) 각각 에 의하 여 샘플링 된다 . 이 를 제 2 페이즈 에서 의 샘플링 동작 이 라 한다 .