또 다른 실시 는 SiGe 층 을 수용 기판 상 에 위치 시키 고 그 후 SiGe 층 상부 에 매립 절연체 를 갖 는 실리콘 활성 층 을 생성 하 도록 진행 한다 . 이러 한 공정 은 SOI 웨이퍼 를 생성 하 는 데 여기 서 SiGe 층 은 매립 절연체 와 실리콘 기판 사이 에 위치 된다 . SiGe 층 은 압축 변형 될 것 이 며 , 임계 두께 를 초과 할 수 있 다 . 이 는 여기 에 기재 된 다른 방법 및 SiGe 층 이 임계 두께 미만 임 을 보장 함 으로써 전이 를 방지 하 려는 노력 이 요구 되 는 미국 특허 7 , 338 , 834 에 기재 된 방법 과 대조 를 이룬다 . 상기 경우 두께 가 임계 두께 이상 일 수 있 는 이유 는 절연 층 이 SiGe 층 과 상부 활성 실리콘 층 사이 에 삽입 되 어서 , SiGe 층 의 전이 가 상부 실리콘 층 까지 전파 되 지 않 기 때문 이 다 . 소자 제조 는 본 출원 의 다른 곳 에서 더욱 상세 하 게 설명 되 듯이 분리 트렌치 를 형성 하 는 것 을 포함 한다 . 이 는 BOX 하부 의 SiGe 층 이 팽창 하 는 것 을 가능 하 게 한다 . 이 는 또한 인장 변형 힘 을 BOX 를 통하 여 활성 실리콘 층 으로 전달 한다 .