각 스트링 의 소스 선택 트랜지스터 ( SST ) 는 소스 라인 ( SL ) 과 메모리 셀 들 ( MC 1 ~ MCn ) 사이 에 연결 될 수 있 다 . 동일 한 행 에 배열 된 스트링 들 의 소스 선택 트랜지스터 들 은 동일 한 소스 선택 라인 에 연결 될 수 있 다 . 제 1 행 에 배열 된 스트링 들 ( ST 11 '~ ST 1 m ') 의 소스 선택 트랜지스터 들 은 제 1 소스 선택 라인 ( SSL 1 ) 에 연결 될 수 있 다 . 제 2 행 에 배열 된 스트링 들 ( ST 21 '~ ST 2 m ') 의 소스 선택 트랜지스터 들 은 제 2 소스 선택 라인 ( SSL 2 ) 에 연결 될 수 있 다 . 다른 실시 예 로서 , 스트링 들 ( ST 11 '~ ST 1 m ', ST 21 '~ ST 2 m ') 의 소스 선택 트랜지스터 들 은 하나 의 소스 선택 라인 에 공통 으로 연결 될 수 있 다 .