데이터 는 클록 신호 에 응답 하 여 전달 되 거나 획득 될 수 있 다 . 동작 은 클록 신호 의 상승 에지 및 / 또는 하강 에지 에 응답 하 여 실행 될 수 있 다 . 메모리 디바이스 는 , 도 7 의 ( a ) 및 ( b ) 에 제각기 도시 된 바 와 같 은 싱글 데이터 레이트 ( SDR ) 동작 및 더블 데이터 레이트 ( DDR ) 동작 을 실행 할 수 있 다 . 또한 , 메모리 디바이스 는 클록 사이클 동안 에 두 번 이상 동작 할 수 있 다 .