그리고 , p 형 웰 ( 25 ) 상 에 리셋 및 블루밍 제어 를 위한 트랜스퍼 트랜지스터 의 게이트 ( Tx ) 가 형성 되 고 , 게이트 ( Tx ) 타 측 의 p 형 웰 ( 25 ) 내 에 N + 소스 / 드레 인 ( 28 ) 이 형성 된다 . 그리고 , p 형 반도체 기판 ( 21 ) 의 전면 에 다층 의 층간 절 연막 ( 29 ) 이 형성 되 고 , 다층 의 층간 절 연막 ( 29 ) 의 사이 에 포토다이오드 상부 를 개방 시킨 형태 의 금속 배선 ( 30 a , 30 b ) 이 형성 되 어 있 다 . 여기 서 , 금속 배선 ( 30 a , 30 b ) 중 에서 하나 ( 30 a ) 는 M 1 이 고 , 다른 하나 ( 30 b ) 는 M 3 이 며 , M 2 는 생략 하 기 로 한다 .