이때 , 상기 소스 / 드레 인 영역 의 상기 활성 영역 ( 18 ) 상부 에 남겨진 상기 게이트 폴리 실리콘 층 패턴 ( 28 a ) 내 에 도 이온 이 주입 되 어 캐리어 ( Carrier ) 가 증가 한다 . 이 로 인해 , 채널 저항 이 감소 되 고 , 후속 랜딩 플러그 콘 택 홀 형성 을 위한 식각 공정 시 상기 반도체 기판 ( 10 ) 의 손상 을 방지 할 수 있 다 .