도 7 a 내지 도 7 j 는 본 발명 의 제 2 실시 예 에 따른 커패시터 리스 디램 의 제조 방법 을 보여준다 . 본 실시 예 는 본 발명 의 제 1 실시 예 에 따른 커패시터 리스 디램 의 제조 방법 에서 변형 된 것 으로 , 상기 제 1 실시 예의 도 6 g 의 공정 까지 는 동일 하 며 그 이후 의 공정 만 이 상이 하 다 . 이 에 , 중복 설명 을 배제 하 기 위하 여 , 도 6 g 이후 의 공정 에 대하 여 만 설명 하 도록 한다 .