본 발명 의 일 실시 예 에 따른 반도체 메모리 장치 는 소스 구조 ; 상기 소스 구조 로부터 연장 된 제 1 소스 콘 택 구조 및 제 2 소스 콘 택 구조 ; 상기 제 1 소스 콘 택 구조 와 상기 제 2 소스 콘 택 구조 사이 에 배치 된 더미 적층 체 ; 상기 제 1 소스 콘 택 구조 와 상기 제 2 소스 콘 택 구조 사이 에서 상기 더미 적층 체 를 감싸 고 , 상기 소스 구조 에 중첩 된 셀 적층 체 ; 상기 더미 적층 체 와 상기 셀 적층 체 사이 의 경계 를 따라 연장 되 고 , 상기 소스 구조 내부 로 연장 된 반도체 패턴 ; 및 상기 반도체 패턴 의 외벽 을 따라 연장 되 고 , 상기 소스 구조 에 의해 분리 된 유전 막 들 을 포함 할 수 있 다 .