일 실시 예 에 따라 , MOS 트랜지스터 의 제조 동안 에 콘 택 대 게이트 단락 의 가능 성 을 감소 시키 기 위한 방법 이 설명 된다 . 다음 설명 에서 , 예증 적 구현 의 다양 한 양상 은 , 당업자 에 의해 공통 적 으로 채용 되 는 용어 를 사용 해 그 자신 의 작업 의 실체 ( substance ) 를 다른 당업자 에 전달 하 기 위해 설명 될 것 이 다 . 하지만 , 본 발명 이 설명 된 양상 의 단지 일부 만 을 사용 해 실행 될 수 있 다는 것 이 당업자 에게 명백 할 것 이 다 . 설명 의 목적 을 위해 , 특정 수 , 물질 , 및 구성 이 예증 된 구현 의 완전 한 이해 를 제공 하 도록 제시 된다 . 하지만 , 본 발명 이 특정 세부 사항 이 없이 실행 될 수 있 다는 것 이 당업자 에게 명백 할 것 이 다 . 다른 예시 에서 , 예증 적 구현 을 모호 하 게 하 지 않 도록 잘 알려진 피처 가 생략 되 고 단순 화 된다 .