도 7 은 본 발명 의 일 실시 예 에 따른 메모리 시스템 의 동작 방법 은 테스트 리드 시 , 복수 의 페이지 각각 의 에러 비트 정보 를 획득 하 는 단계 ( S 10 ) , 상기 복수 의 페이지 각각 의 에러 비트 정보 를 바탕 으로 상기 복수 의 페이지 중 에러 비트 정보 가 에러 임계 치 를 넘어서 는 페이지 들 을 에러 가능 페이지 로 선정 하 는 단계 ( S 20 ) , 상기 에러 가능 페이지 각각 의 에러 비트 정보 에 대한 우선순위 를 부여 하 는 단계 ( S 30 ) 및 상기 우선 순위 에 따라 에러 가능 페이지 에 대한 테스트 리드 동작 을 수행 하 는 단계 ( S 40 ) 를 포함 한다 .