그 다음 , 도 6 에 도시 된 바 와 같이 상기 진성 층 ( 61 ) 상 에 제 2 도전 형 전도 층 ( 70 ) 을 형성 한다 . 상기 제 2 도전 형 전도 층 ( 70 ) 은 상기 진성 층 ( 60 ) 의 형성 과 연속 하 여 형성 될 수 있 다 . 상기 제 2 도전 형 전도 층 ( 70 ) 은 본 발명 의 실시 에서 채용 하 는 핀 다이오드 ( PIN diode ) 의 P 층 의 역할 을 할 수 있 다 . 즉 상기 제 2 도전 형 전도 층 ( 70 ) 은 P 도핑 된 비정질 실리콘 ( p - doped amorphous silicon ) 을 이용 하 여 형성 될 수 있 으나 이 에 한정 되 는 것 은 아니 다 .