이 어 , 상기 제 1 도전 성 플러그 ( 214 ) 를 포함 한 반도체 기판 ( 201 ) 의 전면 에 제 2 층간 절 연막 ( 215 ) 을 형성 하 고 , 포토 및 식각 공정 을 통해 상기 제 1 도전 성 플러그 ( 214 ) 의 표면 이 소정 부분 노출 되 도록 상기 제 2 층간 절 연막 ( 215 ) 을 선택 적 으로 제거 하 여 제 2 콘 택 홀 ( 216 ) 을 형성 한다 .