다이오드 ( 204 ) 가 증착 된 실리콘 ( 예 를 들 어 , 비정질 또는 다 결정질 ) 으로부터 형성 될 때 , 증착 된 실리콘 이 제조 될 때 저 저항률 상태 에 두 기 위해서 다이오드 ( 204 ) 상 에 실리사이드 층 ( 310 ) 이 형성 될 수 있 다 . 이러 한 저 저항률 은 증착 된 실리콘 을 저 저항률 상태 로 전환 하 기 위해 큰 전압 이 요구 되 지 않 기 때문 에 메모리 셀 ( 200 ) 이 더 용이 하 게 프로그래밍 될 수 있 게 한다 . 예 를 들 어 , 티탄 또는 코발트 와 같 은 실리사이드 형성 금속 층 ( 312 ) 이 p + 폴리 실리콘 영역 ( 306 ) 상 에 증착 될 수 도 있 다 . 다이오드 ( 204 ) 를 형성 하 는 증착 된 실리콘 을 결정 화 하 기 위해 사용 되 는 후속 되 는 어닐링 단계 ( 이하 기술 됨 ) 동안 에 , 실리사이드 형성 금속 층 ( 312 ) 및 다이오드 ( 204 ) 의 증착 된 실리콘 이 상호 작용 하 여 실리사이드 층 ( 310 ) 을 형성 하 여 , 실리사이드 형성 금속 층 ( 312 ) 의 전부 또는 일부 를 소비 한다 .