본원 의 설명 과 유사 하 게 , 메모리 타일 들 ( 430 ) 의 각각 에서 , 로우 라인 들 은 메모리 어레이 에서 의 메모리 셀 들 에 접속 될 수 있 다 . 특정 로우 라인 은 메모리 셀 들 의 특정 덱 에 전용 될 수 있 다 . 로우 라인 들 은 또한 각각 의 덱 을 위한 로우 라인 디코더 들 과 연관 될 수 있 다 . 경계 타일 들 ( 915 ) 에서 , 각각 의 덱 을 위한 로우 디코더 들 은 코어 부분 메모리 타일 들 에서 의 로우 디코더 들 과 연관 되 지 않 는 어레이 의 대응 하 는 로우 라인 들 과 연관 될 수 있 다 . 그러 한 구성 은 본원 에 상세 하 게 설명 된 바 와 같이 , 증가 된 수 의 메모리 셀 에 액세스 하 는 것 을 가능 하 게 할 수 있 다 .