기판 ( 110 ) 에 는 구리 와 같 은 전도성 물질 로 구성 된 Y 방향 으로 연장 된 제 1 및 제 2 리드 ( 120 , 122 ) 가 마련 되 어 있 다 . 제 1 및 제 2 리드 ( 120 , 122 ) 는 솔 더 레지스 트 ( solder resist ) 와 같 은 보호막 ( 130 ) 에 의해 일부 피복 되 어 보호 된다 . 본 반도체 패키지 ( 100 ) 에 는 제 1 및 제 2 리드 ( 120 , 122 ) 가 반도체 칩 ( 150 ) 과 전기 적 으로 연결 되 는 내부 리드 본딩 영역 ( ILB ; A 1 , A 2 ) 과 , 제 1 및 제 2 리드 ( 120 , 122 ) 가 외부 장치 ( 예 ; 인쇄 회로 기판 , 액정 디스플레이 패널 등 ) 와 전기 적 으로 연결 되 는 외부 리드 본딩 영역 ( OLB ; B 1 , B 2 ) 이 정의 된다 .