도 5 a 를 다시 참조 하 면 , 하부 반도체 패턴 ( LSP ) 은 채널 홀 ( CH ) 의 하부 에 제공 되 어 , 기판 ( 100 ) 과 직접 접촉 할 수 있 다 . 하부 반도체 패턴 ( LSP ) 은 적층 구 조체 ( ST ) 최 하부 의 전극 ( EL , 하부 선택 라인 ) 을 관통 할 수 있 다 . 하부 반도체 패턴 ( LSP ) 과 최 하부 의 전극 ( EL , 하부 선택 라인 ) 사이 에 산화 패턴 ( 103 ) 이 개재 될 수 있 다 . 상부 반도체 패턴 ( USP ) 은 제 1 반도체 패턴 ( SL 1 ) 및 제 2 반도체 패턴 ( SL 2 ) 을 포함 할 수 있 다 . 제 2 반도체 패턴 ( SL 2 ) 은 하부 반도체 패턴 ( LSP ) 과 직접 접속 될 수 있 다 . 제 2 반도체 패턴 ( SL 2 ) 은 하단 이 닫힌 파이프 형태 또는 마카로니 형태 일 수 있 다 . 제 2 반도체 패턴 ( SL 2 ) 의 내부 는 매립 절연 패턴 ( VI ) 으로 채워질 수 있 다 . 제 2 반도체 패턴 ( SL 2 ) 은 제 1 반도체 패턴 ( SL 1 ) 의 내벽 과 접촉 할 수 있 다 . 제 2 반도체 패턴 ( SL 2 ) 은 제 1 반도체 패턴 ( SL 1 ) 과 하부 반도체 패턴 ( LSP ) 을 전기 적 으로 연결 할 수 있 다 . 제 1 반도체 패턴 ( SL 1 ) 은 상단 및 하단 이 오픈 된 ( opened ) 파이프 형태 또는 마카로니 형태 일 수 있 다 . 제 1 반도체 패턴 ( SL 1 ) 은 하부 반도체 패턴 ( LSP ) 과 직접 접촉 하 지 않 고 이격 될 수 있 다 . 하부 및 상부 반도체 패턴 들 ( LSP , USP ) 은 본 발명 의 실시 예 들 에 따른 3 차원 반도체 장치 의 채널 로 이용 될 수 있 다 .