출력 부 ( 240 ) 의 구성 은 , 제 1 실시 예의 도 1 의 저항 Ｒ 2 가 ＮＭＯＳ 트랜지스터 ＭＮ 3 B , 제 1 실시 예의 도 1 의 저항 Ｒ 1 이 ＰＭＯＳ 트랜지스터 ＭＰ 3 B 및 각 노드 의 명칭 이 변경 되 어 있 다 . 또한 ＮＭＯＳ 트랜지스터 ＭＮ 3 B 의 게이트 에 바이어스 신호선 232 , 노드 Ｐ 1 및 바이어스 신호선 212 를 통해 접속 되 어 , 바이어스 전압 ＢＨ 가 입력 되 고 있 다 . 또한 , ＰＭＯＳ 트랜지스터 ＭＰ 3 B 의 게이트 에 바이어스 신호선 214 를 통해 접속 되 어 , 바이어스 전압 ＢＬ 이 입력 되 도록 하 고 있 다 .