도 18 에 도시 된 바 와 같이 , 선택 트랜지스터 ( 412 , 414 ) 의 소스 / 드레 인 영역 은 이 들 트랜지스터 의 게이트 에 전기 적 으로 연결 되 거나 접속 되 고 , 오프 상태 로 바이어 싱 된다 . 판독 및 기입 주기 동안 에 , 게이트 및 연결 된 소스 / 드레 인 은 플로팅 상태 로 남 게 되 거나 또는 접지 ( 0 V ) 에 접속 됨 으로써 , 분리 트랜지스터 ( 412 , 414 ) 에 접속 된 모든 비트 라인 을 전기 적 으로 분리 시킬 수 있 다 . 소거 동작 동안 에 , 트랜지스터 ( 412 , " 414 ) 는 "" 온 ( on ) "" 상태 로 있 을 수 있 다 . 그러나 ", 모든 메모리 셀 이 동시 에 소거 되 기 때문 에 , 트랜지스터 ( 412 , 414 ) 의 상태 는 관계없 고 ; 동일 한 동작 이 NAND 플래시 메모리 블록 의 모든 셀 에서 실행 되 기 때문 에 , 개별 비트 라인 을 분리 시킬 필요 가 없 다 .