본 발명 의 실시 예 에 따른 플래시 메모리 장치 는 드레 인 셀렉 트 트랜지스터 , 다수 의 메모리 셀 들 , 노블 셀 및 소 오스 셀렉 트 트랜지스터 를 포함 하 는 스트링 들 을 포함 하 는 다수 의 메모리 셀 블록 들 과 , 어 드레스 신호 에 따라 블록 선택 신호 를 생성 하 고 커맨드 신호 에 따라 동작 제어 신호 를 생성 하 는 제 어부 와 , 노블 셀 들 의 프로그램 동작 후 검출 된 문턱 전압 에 따라 ISPP 방식 의 프로그램 동작 에서 최초 로 인가 되 는 초기 프로그램 전압 의 레벨 을 결정 하 는 프로그램 속도 연산 부 와 , 동작 제어 신호 에 따라 프로그램 속도 연산 부 에 의해 결정 된 레벨 의 초기 프로그램 전압 을 포함 하 는 동작 전압 들 을 생성 하 는 전압 생 성부 , 및 다수 의 메모리 셀 블록 들 중 블록 선택 신호 에 대응 하 는 메모리 셀 블록 으로 동작 전압 들 을 전달 하 기 위한 블록 선택 부 를 포함 한다 .