도 4 는 본 발명 의 바람직 한 일 실시 예 에 따른 전자 패키지 제조 방법 을 나타낸 순서도 이 고 , 도 5 는 본 발명 의 바람직 한 일 실시 예 에 따른 전자 패키지 제조 공정 을 나타낸 흐름 도 이 다 . 도 5 를 참조 하 면 , 방열판 ( 10 ) , 접착제 ( 11 a ) , 솔 더 볼 ( 11 b ) , 제 1 칩 ( 12 ) , 전기 접점 ( 13 a , 13 b ) , 제 2 칩 ( 14 ) , 제 1 비아 ( 15 ) , 제 1 비아 홀 ( 15 a ) , 제 1 관 통부 ( 15 b ) , 제 1 랜드 부 ( 15 c ) , 제 2 비아 ( 16 ) , 제 2 비아 홀 ( 16 a ) , 제 2 관 통부 ( 16 b ) , 제 2 랜드 부 ( 16 c ) , 절연재 ( 20 ) , 빌드 업 층 ( 30 , 30 a , 30 b , 30 c ) , 범프 ( 32 ) 가 도시 되 어 있 다 .