상기 반도체 층 ( 20 ) 을 포함 하 는 상기 기판 ( 10 ) 상 에 제 2 금속 막 을 형성 한 후 , 제 4 마스크 를 이용 하 여 상기 제 2 금속 막 을 패 터닝 하 여 , 제 1 및 제 2 데이터 라인 ( 25 , 26 ) , 소오 스 / 드레 인 전극 ( 21 a , 21 b ) 및 연결 전극 ( 27 ) 을 형성 한다 . 상기 제 1 및 제 2 데이터 라인 ( 25 , 26 ) 은 상기 제 1 방향 에 수직 인 제 2 방향 을 따라 형성 된다 . 상기 소오 스 / 드레 인 전극 ( 21 a , 21 b ) 은 상기 반도체 층 ( 20 ) 상 에 서로 이격 되 어 형성 될 수 있 다 . 상기 소오 스 전극 ( 21 a ) 은 상기 제 1 및 제 2 데이터 라인 ( 25 , 26 ) 으로부터 연장 형성 될 수 있 다 .