절연물 질 로 이루어진 제 3 하부 층 ( 147 ) 이 상기 반도체 기판 ( 100 ) 전면 상 에 형성 되 고 , " 제 3 소스 플러그 ( 314 a "") 및 한 쌍 의 제 3 하부 드레 인 플러그 ( 314 b "") 가 상기 제 3 하부 층 ( 147 ) 을 관통 하 여 상기 제 3 소스 영역 ( 312 s "") 및 한상 의 제 3 드레 인 영역 ( 312 d "") 에 각각 접속 된다 . 상기 제 3 하부 층 ( 147 ) 상 에 제 3 소스 라인 패턴 ( 316 "") 및 한 쌍 의 제 3 버퍼 패턴 ( 318 "") 이 형성 된다 . 상기 제 3 소스 라인 패턴 ( 316 "") 및 한 쌍 의 제 3 버퍼 패턴 ( 318 "") 은 각각 상기 제 3 소스 플러그 ( 314 a "") 및 한 쌍 의 제 3 하부 드레 인 플러그 ( 314 b "") 에 각각 접속 된다 . 제 3 상부 층 ( 149 ) 을 반도체 기판 ( 100 ) 전면 상 에 형성 한다 . 상기 제 3 하부 층 ( 147 ) 및 제 3 상부 층 ( 149 ) 은 제 3 절연 층 ( 150 "") 에 포함 된다 . "