즉 , 선택 비트 라인 ( W / L ) 을 플로팅 시키 고 , 공통 소오 스 라인 ( CSL ) 에 12 내지 15 V 를 인가 하 며 , 콘트롤 게이트 ( 14 ) 로 사용 되 는 선택 워드 라인 ( W / L ) 에 - 8 V 를 인가 하 고 , 반도체 기판 ( 10 ) 에 8 V 를 인가 하 면 , 플로팅 게이트 ( 12 ) 와 소오 스 영역 ( 15 ) 사이 의 전압 차 에 의해 100 Å 정도 의 터널 산화 막 ( 11 ) 을 통한 F - N 터널 링 방식 으로 플로팅 게이트 ( 12 ) 내 의 전자 가 소오 스 영역 ( 15 ) 으로 방전 됨 으로써 이 레이즈 가 이루어진다 .