더미 메모리 셀 ( DMC 2 ) 에서 는 , 전송 트랜지스터 ( T 2 ) 를 비트 선 ( XBL ) ( 또는 BL ) 에 접속 해야 할 제 1 콘택트 가 존재 하 지 않 는다 . 그 외 의 제 1 콘택트 는 , 리얼 메모 리 셀 ( MC ) 과 동일 하 게 배치 된다 . 그 외 의 구성 은 , 도 3 에 도시 한 리얼 메모리 셀 ( MC ) 과 동일 하 다 . 도 3 , 도 4 및 도 5 를 비교 하 여 알 수 있 듯이 , 더미 메모리 셀 ( DMC 2 ) 의 제 1 콘택트 의 수 는 , 리얼 메모리 셀 ( MC ) 에 배치 되 는 제 1 콘택트 의 수 보다 적 고 , 더미 메모리 셀 ( DMC 1 ) 에 배치 되 는 제 1 콘택트 의 수 보다 많 다 . 환언 하 면 , 더미 메모리 셀 ( DMC 1 , DMC 2 ) 에 배치 되 는 제 1 콘택트 의 수 는 , 서로 상이 하 다 .