도 9 를 참조 하 면 , 일 실시 예 에 따른 디스플레이 장치 ( 10 ) 는 기판 ( 100 ) , 실리콘 반도체 를 포함 하 는 제 1 박막 트랜지스터 ( TFT 1 ) , 산화물 반도체 를 포함 하 는 제 2 박막 트랜지스터 ( TFT 2 ) , 스토리지 커패시터 ( Cst ) 및 부스트 커패시터 ( Cbt ) 를 포함 할 수 있 다 . 제 1 박막 트랜지스터 ( TFT 1 ) 는 도 2 의 구동 박막 트랜지스터 ( T 1 ) , 스위칭 박막 트랜지스터 ( T 2 ) , 동작 제 어 박막 트랜지스터 ( T 5 ) , 발광 제어 박막 트랜지스터 ( T 6 ) 또는 제 2 초기 화 박막 트랜지스터 ( T 7 ) 일 수 있 다 . 제 2 박막 트랜지스터 ( TFT 2 ) 는 도 2 의 보상 박막 트랜지스터 ( T 3 ) 또는 제 1 초기 화 박막 트랜지스터 ( T 4 ) 일 수 있 다 .