도 2 의 하측 도면 을 참조 하 면 , 본 발명 의 일실 시예 에 따른 트랜지스터 는 반도체 기판 ( 20 ) 상 에 순차 적 으로 형성 된 게이트 절 연막 ( 21 ) 및 게이트 ( 22 ) 를 포함 한 다 . 이때 , 소정 높이 를 기준 으로 게이트 ( 22 ) 를 게이트 하부 ( 22 a ) 및 게이트 상부 ( 22 b ) 로 구분 하 기 로 한다 . 게이트 ( 22 ) 는 예 를 들 어 , 폴리 실리콘 막 으로 이루어질 수 있 다 .