도 11 에서 , 도 3 의 메모리 셀 어레이 ( 110 a ) 보다 더 바이어 싱 되 는 워드 라인 들 ( WL 5 ~ WLp ) 은 , D 4 방향 에서 , 선택 된 워드 라인 ( WL 3 ) 에 인접 하 고 , 그리고 도 3 의 메모리 셀 어레이 ( 110 a ) 보다 더 바이어 싱 되 는 비트 라인 들 ( BL 7 ~ BLk ) 은 , D 2 방향 에서 , 선택 된 비트 라인 ( BL 5 ) 에 인접 한다 . 다만 , 더 바이어 싱 되 는 워드 라인 들 및 더 바이어 싱 되 는 비트 라인 들 은 , 도 11 과 같이 한정 되 는 것 은 아니 다 . 더 바이어 싱 되 는 워드 라인 들 은 D 3 방향 에서 , 선택 된 워드 라인 ( WL 3 ) 에 인접 할 수 도 있 고 그리고 더 바이어 싱 되 는 비트 라인 들 은 D 1 방향 에서 , 선택 된 비트 라인 ( WL 5 ) 에 인접 할 수 도 있 다 .