제 1 레벨 변환기 ( 22 ) 의 NMOS 트랜지스터 N 11 은 턴 오프 되 고 NMOS 트랜지스터 N 12 는 턴 온 된다 . 따라서 , 제 2 노드 N 2 는 0 V 가 되 어 PMOS 트랜지스터 P 11 을 턴 온 시키 고 제 1 노드 N 1 는 1 . 2 V 가 되 고 PMOS 트랜지스터 P 12 는 턴 오프 된다 . 제 2 노드 N 2 는 NAND 게이트 ( 26 ) 에 입력 되 는데 , 그 값 이 0 V 이 므로 NAND 게이트 ( 26 ) 는 다른 입력 ( 즉 , 제 3 노드 N 3 ) 의 값 에 상관없이 항상 1 . 2 V 를 출력 한다 . 따라서 , 풀 업 트랜지스터 ( 28 ) 는 턴 오프 된다 . 한편 , 풀 다운 트랜지스터 ( 36 ) 의 게이트 에 출력 이 연결 되 어 있 는 제 2 NOR 게이트 ( 34 ) 는 제 1 노드 N 1 을 입력 으로 하 는데 , 제 1 노드 N 1 의 값 이 1 . 2 V 이 므로 제 2 NOR 게이트 ( 34 ) 는 다른 입력 ( 즉 , 제 5 노드 N 5 ) 의 값 에 상관없이 항상 0 V 를 출력 하 므로 풀 다운 트랜지스터 ( 36 ) 는 턴 오프 된다 . 즉 , 출력 단자 OUT 을 1 . 2 V 의 전원 단자 또는 접지 단자 와 연결 하 는 풀 업 트랜지스터 ( 28 ) 와 풀 다운 트랜지스터 ( 36 ) 가 모두 턴 오프 상태 이 므로 , 출력 단자 OUT 는 출력 버퍼 회로 ( 100 a ) 와 전기 적 으로 분리 된 플로팅 ( floating ) 상태 에 있 다 . 이 경우 출력 단자 는 래치 게이트 ( 40 , latch gate ) 에 의해 과거 의 값 을 가지 게 할 수 있 다 .