도 1 a 내지 도 1 i 는 본 발명 의 일실 시예 에 따른 트랜지스터 의 제조 방법 을 설명 하 기 위한 공정 단면도 이 다 . 본 발명 은 상부 와 하부 의 폭 이 다른 이중 구조 의 게이트 스 페이서 형성 을 목적 으로 한다 . 따라서 , " 이하 에서 는 설명 의 편의 상 게이트 를 소정 높이 를 기준 으로 상부 와 하부 로 나누 어 "" 게이트 상부 "" 및 "" 게이트 하부 "" 로 호칭 하 기 로 하 며 "," 게이트 하부 측벽 의 게이트 스 페이서 를 "" 게이트 하부 스 페이서 "" 로 호칭 하 고 게이트 상부 측벽 의 게이트 스 페이서 를 "" 게이트 상부 스 페이서 "" 로 호칭 하 기 로 한다 . "