도 3 은 본 발명 의 실시 예 들 에 따른 3 차원 반도체 메모리 장치 의 평면도 이 다 . 도 4 a 및 도 4 b 는 각각 도 3 의 I - I ' 선 및 II - II ' 선 을 따라 자른 단면도 들 이 다 . 도 5 a 및 도 5 b 는 각각 도 4 a 의 M 영역 및 N 영역 을 확대 한 단면도 들 이 다 . 도 5 c 는 도 5 b 와 는 다른 예 를 설명 하 기 위한 것 으로 , 도 4 a 의 N 영역 을 확대 한 단면도 이 다 .