이어서 , 박막 적층 체 ( 114 ) 에 있 어서 의 불순물 반도체 막 ( 108 ) 및 반도체 막 ( 106 ) 의 상부 ( 백 채널 부 ) 를 에칭 하 여 , 소스 영역 및 드레 인 영역 ( 122 ) 을 형성 한다 ( 도 2 ( E ) , 도 5 ( E ) , 도 8 ( E ) , 도 11 ( E ) , 도 14 ( E ) , 도 19 를 참조 ) . 여기 서 에칭 조건 은 , 불순물 반도체 막 ( 108 ) 및 반도체 막 ( 106 ) 이외 의 막 에 대한 식각 및 부식 이 생기 지 않 거나 , 또는 생기 기 어려운 조건 을 선택 한다 . 특히 , 게이트 전극 층 ( 116 ) 의 식각 및 부식 이 생기 지 않 거나 , 또는 생기 기 어려운 조건 에 의해 행하 는 것 이 중요 하 다 .