먼저 , 본 발명 의 기술 적 원리 를 설명 하 면 , 소자 분리 막 이 형성 된 반도체 기판 상 에 주변 ( peripheral ) 영역 을 노출 시키 는 감광막 패턴 을 형성 한 후 , 상기 감광막 패턴 에 의해 노출 된 주변 영역 의 소자 분리 막 을 일부 두께 식각 하 여 셀 ( cell ) 영역 의 소자 분리 막 높이 를 상대 적 으로 높이 는 것 을 특징 으로 한다 .