이 실시 형태 에 있 어서 의 측벽 형성 을 위한 에치 백 공정 은 , 도 7 의 ( b ) 에 도시 하 는 것 과 같이 게이트 전극 ( 146 ) 의 위 및 그 양측 의 측벽 부분 을 제외 한 SiO 2 막 ( 142 ) 의 잔 막 의 막 두께 가 설정 치 ( THs ) 가 될 때 까지 전체 면 에칭 하 는 제 1 에칭 공정 과 , 도 7 의 ( c ) 에 도시 하 는 것 과 같이 게이트 전극 ( 146 ) 의 양측 에 측벽 ( 142 w ) 을 남기 고 SiO 2 막 ( 142 ) 의 잔 막 을 완전히 제거 할 때 까지 전체 면 에칭 하 는 제 2 에칭 공정 을 포함 한다 .