반도체 장치 ( 20 ) 는 반도체 다이 ( 21 ) 의 제 1 표면 ( 26 ) 상 에 위치 한 금속화 구조물 ( 28 ) 을 더 포함 한다 . 금속화 구조물 ( 28 ) 은 제 1 표면 ( 26 ) 상 에 배치 된 제 1 전도 층 ( 29 ) , 제 1 전도 층 ( 29 ) 상 에 배치 된 제 1 절연 층 ( 30 ) , 제 1 절연 층 ( 30 ) 상 에 배치 된 제 2 전도 층 ( 31 ) , 제 2 전도 층 ( 31 ) 상 에 배치 된 제 2 절연 층 ( 32 ) 및 제 2 절연 층 ( 32 ) 상 에 배치 된 제 3 전도 층 ( 33 ) 을 , 이 순서 로 포함 한다 . 제 3 전도 층 ( 33 ) 은 소스 전극 ( 23 ) 에 전기 적 으로 연결 된 적어도 하나 의 소스 패드 ( 34 ) , 드레 인 전극 ( 24 ) 에 전기 적 으로 연결 된 적어도 하나 의 드레 인 패드 ( 35 ) 및 게이트 전극 ( 25 ) 에 전기 적 으로 연결 된 적어도 하나 의 게이트 패드 ( 36 ) 를 포함 한다 .