도 2 h 를 참조 하 면 , 상기 소자 분리 막 ( 212 ) 을 포함 한 반도체 기판 ( 200 ) 상 에 상기 활성 영역 의 게이트 형성 영역 을 노출 시키 는 제 2 마스크 패턴 ( 미 도시 ) 을 형성 한 후 , 상기 제 2 마스크 패턴 을 식각 마스크 로 이용 해서 상기 반도체 기판 ( 200 ) 의 게이트 형성 영역 을 리세 스 하 여 게이트 용 홈 ( H ) 을 형성 한다 . 그리고 나 서 , 상기 제 2 마스크 패턴 을 제거 한다 .