프로세서 코어 ( 10 ) 에 의해 구현 된 명령어 세트 아키텍처 는 메모리 로부터 프로세서 로 ( 예 를 들 면 , 프로세서 내 의 레지스터 로 ) 데이터 를 전송 하 도록 정의 된 명시 적 로드 명령어 들 ( explicit load instructions ) 및 프로세서 로부터 메모리 로 데이터 를 전송 하 도록 정의 된 명시 적 저장 명령어 들 ( explicit store instructions ) 을 상술 할 수 있 다 . 어느 쪽 의 전송 이 든 다양 한 실시 예 들 에서 캐시 에서 완료 될 수 있 다 . 대안 적 으로 또는 추가 로 , 명령어 세트 아키텍처 는 ( 예 를 들 면 , 메모리 피연산자 ( memory operand ) 에 대하 여 논 - 로드 / 저장 ( non - load / store ) 동작 을 수행 하 는 명령어 에 대한 ) 암시 적 ( implicit ) 로드 들 및 저장 들 을 상술 할 수 있 다 . 따라서 , 프로세서 코어 ( 10 ) 는 로드 동작 또는 저장 동작 을 실행 또는 수행 한다고 말 할 수 있 다 . 로드 / 저장 동작 은 명시 적 명령어 또는 암시 적 로드 / 저장 으로부터 파생 될 수 있 다 .