상기 제 1 바이어스 전압 발생기 ( 130 ) 는 노드 ( N 4 ) 와 노드 ( N 7 ) 사이 에 병렬 로 접속 된 PMOS 트랜지스터 ( MP 9 ) 와 NMOS 트랜지스터 ( MN 9 ) 를 구비 하 며 , 도 8 에 도시 된 바 와 같 은 바이어스 전압 발생기 ( 222 ) 로부터 출력 된 바이어스 전압 들 ( VB 3 과 VB 6 ) 에 응답 하 여 상기 PMOS 트랜지스터 ( MPOUT ) 의 게이트 로 공급 되 는 제 1 바이어스 전압 과 상기 NMOS 트랜지스터 ( MNOUT ) 의 게이트 로 공급 되 는 제 2 바이어스 전압 을 발생 한다 .