에지 E 2 는 제 1 부정 논리곱 회로 ( 42 - 1 ) 가 출력 한 상승 에지 E 6 이 4 단계 의 부정 논리곱 회로 ( 42 ) 를 전송 해서 출력 된다 . 에지 E 6 은 적어도 에지 E 5 가 입력 된 시점 에 는 형성 되 므로 , 에지 E 5 와 에지 E 2 의 위상차 β 는 4 단계 의 부정 논리곱 회로 ( 42 ) 의 지연 량 Td ' 보다 작 은 범위 로 제한 된다 .