다음 으로 , 워드 라인 ( 116 ) 과 의 절연 성 의 관점 을 검증 한다 . 매립 도전 막 ( 114 ) 의 막 두께 는 반도체 기판 ( 101 ) 표면 으로부터 의 실리콘 질화 막 ( 204 ) 상면 의 높이 260 ㎚－ 매립 절 연막 ( 115 ) 의 막 두께 50 ㎚= 210 ㎚ 이하 로 형성 할 필요 가 있 다 . 또 , 도 13 ( b ) , 도 14 ( b ) 의 에치 백 으로 실리콘 질화 막 ( 204 ) 이 깎일 가능 성 이 있 다 . 또 , 실리콘 질화 막 ( 204 ) 을 스토퍼 로 하 여 , 실리콘 산화 막 을 CMP 로 연마 하 는 공정 에서 도 실리콘 질화 막 ( 107 ) 이 깎일 가능 성 이 있 고 , CMP 연마 후 의 실리콘 질화 막 ( 204 ) 의 막 두께 는 50 - 70 ㎚ 가 된다고 생각 된다 . 즉 , 50 - 70 ㎚ 깎인 다 . 따라서 , 깎이 는 양 50 - 70 ㎚ 를 고려 하 면 반도체 기판 ( 101 ) 표면 으로부터 의 실리콘 질화 막 ( 204 ) 의 높이 는 190 - 210 ㎚ 가 된다 . 절연 에 필요 한 매립 절 연막 ( 115 ) 의 막 두께 50 ㎚ 를 고려 하 면 , 매립 도전 막 ( 114 ) 의 막 두께 는 120 - 140 ㎚ 가 된다 . 또한 , 매립 절 연막 ( 115 ) 의 막 두께 의 편차 등 을 고려 하 면 , 매립 도전 막 ( 114 ) 의 막 두께 는 100 ㎚ 이하 인 것 이 바람직 하 다 .