각 NAND 스트링 에서 , ( n + 1 ) 개 의 메모리 셀 트랜지스터 ( MT ) 는 , 메모리 셀 트랜지스터 ( MT ) 의 전류 경로 가 직렬 로 연결 되 도록 선택 트랜지스터 ( ST 1 ) 의 소스 와 선 택 트랜지스터 ( ST 2 ) 의 드레 인 사이 에 배열 된다 ( n 은 0 이상 의 정수 ) . 즉 , ( n + 1 ) 개 의 메모리 셀 트랜지스터 ( MT ) 는 , 인접 트랜지스터 들 이 확산 영역 ( 소스 영역 또는 드레 인 영역 ) 을 공유 하 도록 Y 방향 으로 직렬 연결 된다 .