먼저 , 상기 데이터 입력 회로 ( 100 ) 를 포함 하 는 반도체 메모리 장치 에 , 기입 명령 ( WT ) 이 입력 되 면 , 상기 입력 인 에 이 블 신호 ( DEN ) 가 로직 로우 로 인 에 이 블 된다 . 그 결과 , 상기 입력 인 에 이 블 신호 ( DEN ) 에 응답 하 여 , 상기 데이터 버퍼 ( 110 ) , 상기 스트로브 버퍼 ( 120 ) , 및 상기 스트로브 분배 기 ( 140 ) 가 각각 인 에 이 블 된다 . 이 후 , 상기 데이터 버퍼 ( 110 ) 는 상기 외부 입력 데이터 ( DQ ) 를 수신 하 고 , 내부 입력 데이터 ( ODQ ) 를 출력 한다 . 상기 지연 부 ( 130 ) 는 상기 내부 입력 데이터 ( ODQ ) 를 설정 된 시간 ( △ T ) 동안 지연 시키 고 , 지연 입력 데이터 ( DIN ) 를 출력 한다 . 상기 스트로브 버퍼 ( 120 ) 는 상기 외부 스트로브 신호 ( DQS ) 를 수신 하 고 , 내부 스트로브 신호 ( ODQS ) 를 출력 한다 . 이때 , 상기 외부 스트로브 신호 ( DQS ) 의 위상 과 상기 내부 스트로브 신호 ( ODQS ) 의 위상 은 실질 적 으로 동일 하 다 . 상기 스트로브 분배 기 ( 140 ) 는 상기 내부 스트로브 신호 ( ODQS ) 의 첫 번 째 라이징 에지 에 동기 하 여 , 상기 스트로브 신호 ( DQSRP 1 ) 를 인 에 이 블 시킨다 . 이 후 , 상기 스트로브 분배 기 ( 140 ) 는 상기 내부 스트로브 신호 ( ODQS ) 의 라이징 에지 마다 상기 스트로브 신호 ( DQSRP 1 ) 의 디 세이블 및 인 에이블 동작 을 반복 적 으로 실행 한다 . 또 , 상기 스트로브 분배 기 ( 140 ) 는 상기 내부 스트로브 신호 ( ODQS ) 의 두 번 째 라이징 에지 에 동기 하 여 , 상기 스트로브 신호 ( DQSRP 2 ) 를 인 에 이 블 시킨다 . 이 후 , 상기 스트로브 분배 기 ( 140 ) 는 상기 내부 스트로브 신호 ( ODQS ) 의 라이징 에지 마다 상기 스트로브 신호 ( DQSRP 2 ) 의 디 세이블 및 인 에 이 블 동작 을 교대 로 실행 한다 . 상기 스트로브 분배 기 ( 140 ) 는 상기 내부 스트로브 신호 ( ODQS ) 의 첫 번 째 폴링 에지 에 동기 하 여 , 상기 스트로브 신호 ( DQSFP 1 ) 를 인 에 이 블 시킨다 . 이 후 , 상기 스트로브 분배 기 ( 140 ) 는 상기 내부 스트로브 신호 ( ODQS ) 의 폴링 에지 마다 상기 스트로브 신호 ( DQSFP 1 ) 의 디 세이블 및 인 에 이 블 동작 을 반복 적 으로 실행 한다 . 또 , 상기 스트로브 분배 기 ( 140 ) 는 상기 내부 스트로브 신호 ( ODQS ) 의 두 번 째 폴링 에지 에 동기 하 여 , 상기 스트로브 신호 ( DQSFP 2 ) 를 인 에 이 블 시킨다 . 이 후 , 상기 스트로브 분배 기 ( 140 ) 는 상기 내부 스트로브 신호 ( ODQS ) 의 폴링 에지 마다 상기 스트로브 신호 ( DQSFP 2 ) 의 디 세이블 및 인 에 이 블 동작 을 교대 로 실행 한다 . 결과 적 으로 , 상기 스트로브 신호 들 ( DQSRP 1 , DQSFP 1 , DQSRP 2 , DQSFP 2 ) 의 위상 들 이 90 ° 씩 의 위상 차 를 가지 고 순차 적 으로 각각 인 에 이 블 된다 . 도 7 에서 는 상기 스트로브 신호 들 ( DQSRP 1 , DQSRP 2 ) 이 상기 내부 스트로브 신호 ( ODQS ) 의 폴링 에지 에 동기 하 고 , 상기 스트로브 신호 들 ( DQSFP 1 , DQSFP 2 ) 이 상기 내부 스트로브 신호 ( ODQS ) 의 라이징 에지 에 동기 하 는 것 처럼 보인다 . 이 처럼 도시 된 이유 는 상기 스트로브 분배 기 ( 140 ) 에서 출력 된 상기 스트로브 신호 들 ( DQSRP 1 , DQSFP 1 , DQSRP 2 , DQSFP 2 ) 이 상기 데이터 정렬 부 ( 150 ) 에 도달 할 때 까지 걸리 는 지연 시간 이 고려 되 었 기 때문 이 다 .