도 2 에 나타낸 공정 에서 는 , 실리콘 기판 ( 11 ) 위 에 제 3 반도체 층 으로서 의 실리콘 버퍼 ( Si Buffer ) 층 ( 18 ) 을 형성 한다 . 상세 하 게 는 , 실리콘 기판 ( 11 ) 위 에서 의 SOI 소자 형성 영역 ( 13 ) 만 선택 적 으로 에피 택 셜 성장 기술 을 이용 하 여 실리콘 버퍼 층 ( 18 ) 을 형성 한다 ( 선택 에피 택 셜 성장 ) . 또한 , 선택 적 으로 형성 하 는 방법 으로서 , 에피 택 셜 성장 기술 에 의해 성장 하 는 막 이 소정 의 막 두께 이하 이 면 산화 막 위 에 성장 되 기 어려운 현상 을 이용 한다 . 우선 , SOI 소자 형성 영역 ( 13 ) 에서 의 실리콘 기판 ( 11 ) 위 의 실리콘 산화 막 ( 도시 생략 ) 을 포토 리소그래피 기술 을 이용 하 여 제거 한다 . 이것 에 의해 , SOI 소자 형성 영역 ( 13 ) 만 실리콘 기판 ( 11 ) 이 노출 된다 .