상기 로직 블락 ( 201 ) 은 상기 복수 의 트리밍 신호 들 ( FS [ 3 : 0 ] ) 각각 을 반전 하 는 인버터 유닛 ( 401 ) , 상기 기준 신호 들 ( REF [ 4 : 0 ] ) 을 저장 하 는 레지스터 ( 403 ) , 및 상기 반전 된 트리밍 신호 들 ( FSB [ 3 : 0 ] ) 각각 과 상기 기준 신호 들 ( REF [ 4 : 0 ] ) 각각 을 논리 연산 하 기 위한 논리 연산 유닛 , 예컨대 가산기 ( 405 ) 를 포함 할 수 있 다 . 상기 논리 연산 유닛 은 OR 게이트 , NAND 게이트 , NOR 게이트 , 배타 논리합 게이트 , 또는 배타 논리곱 게이트 , 또는 감산기 로 구현 될 수 있 다 .