상기 기술 적 과제 를 달성 하 기 위하 여 , 본 발명 에 따른 리세 스 게이트 를 갖 는 반도체 소자 의 제조 방법 은 , 반도체 기판 내 에 채널 영역 및 정 션 영역 을 포함 하 는 활성 영역 을 정의 하 는 소자 분리 막 을 형성 하 는 단계 ; 상기 반도체 기판 상 에 활성 영역 의 정 션 영역 의 끝단 일부분 을 덮 는 제 1 마스크 막 패턴 을 형성 하 는 단계 ; 상기 제 1 마스크 막 패턴 의 물 성 을 변성 시키 는 단계 ; 상기 반도체 기판 의 채널 영역 을 노출 시키 면서 상기 제 1 마스크 막 패턴 과 중첩 하 여 배치 되 는 제 2 마스크 막 패턴 을 형성 하 는 단계 ; 상기 제 2 마스크 막 패턴 을 마스크 로 상기 반도체 기판 내 에 리세 스 채널 용 트렌치 를 형성 하 는 단계 ; 및 상기 리세 스 채널 용 트렌치 와 중첩 하 는 리세 스 게이트 를 형성 하 는 단계 를 포함 하 는 것 을 특징 으로 한다 .