최근 에 는 단 채널 효과 를 억제 하 기 위한 방법 으로 트랜지스터 의 제 조시 게이트 스 페이서 ( gate spacer ) 의 두께 를 증가 시키 고 있 다 . 일반 적 으로 , 트랜지스터 의 소스 / 드레 인 영역 은 게이트 및 그 측벽 의 게이트 스 페이서 를 이온 주입 마스크 로 하 는 소스 / 드레 인 이온 주입 공정 을 통하 여 형성 되 므로 , 게이트 스 페이서 의 두께 를 증가 시키 면 소스 / 드레 인 영역 사이 의 간격 이 확장 되 어 채널 마진 ( channel margin ) 을 확보 할 수 있 기 때문 이 다 .