도 10 은 예시 적 인 패키지 ( 60 ) 를 도시 한다 . 본 개시 의 일부 실시 예 에 따르 면 , 유전체 층 ( 38 ) 의 두께 ( T 1 ) 는 약 5 μ m 내지 약 100 μ m 의 범위 일 수 있 다 . 코어 프레임 ( 26 ) 의 두께 ( T 2 ) 는 약 20 μ m 내지 약 2 , 000 μ m 의 범위 일 수 있 다 . 두께 ( T 2 ) 는 또한 패키지 컴포넌트 ( 24 ) 의 두께 와 동일 하 거나 ( 예 를 들 어 , 약 80 퍼센트 보다 크 고 100 퍼센트 보다 작 도록 ) 약간 더 작 을 수 있 고 , SoC 다이 ( 100 ) 및 메모리 스택 ( 108 ) 의 두께 와 동일 하 거나 약간 더 작 을 수 있 다 . 코어 프레임 ( 26 ) 의 에지 와 패키지 ( 60 ) 의 대응 하 는 가장 가까운 에지 사이 의 공간 인 간격 ( S 1 ) 은 약 10 μ m 내지 약 3 , 000 μ m 의 범위 일 수 있 다 . 코어 프레임 ( 26 ) 과 패키지 컴포넌트 ( 24 ) 사이 의 간격 ( S 2 ) 은 약 10 μ m 내지 약 3 , 000 μ m 의 범위 일 수 있 다 .