도 2 a 에 도시 된 바 와 같이 , 아날로그 와 디지털 및 메모리 블록 으로 구획 된 반도체 기판 ( 200 ) 의 아날로그 블록 에 형성 되 며 , 반도체 기판 ( 200 ) 내 의 소자 분리 막 ( 201 ) 을 포함 하 는 반도체 기판 ( 200 ) 과 제 1 비아 ( 271 ) 및 제 1 금속 배선 ( 281 ) 으로 구성 된 쇼트 키 다이오드 상 에 형성 된 제 2 비아 ( 272 ) 와 , 상기 제 2 비아 ( 272 ) 와 콘 택 되 는 제 2 금속 배선 ( 282 ) 과 , 상기 제 2 금속 배선 ( 282 ) 상 에 형성 된 제 3 비아 ( 273 ) 와 , 상기 제 3 비아 ( 273 ) 와 콘 택 되 는 제 3 금속 배선 ( 283 ) 과 , 상기 제 3 금속 배선 ( 283 ) 상 에 형성 된 하부 전극 콘 택 ( 250 ) 및 상기 하부 전극 콘 택 ( 250 ) 상 에 형성 된 강유 전 성 캐 패시 터 를 포함 하 는 다단계 전압 증폭기 가 구성 된다 .