도 2 내지 도 7 을 참조 하 면 , 기판 ( 110 ) 은 메모리 셀 영역 ( MCR ) , 연결 영역 ( CON ) , 및 주변 회로 영역 ( PERI ) 을 포함 할 수 있 다 . 메모리 셀 영역 ( MCR ) 상 에 는 메모리 셀 어레이 ( MCA ) 가 배치 될 수 있 고 , 메모리 셀 어레이 ( MCA ) 는 도 1 을 참조 로 설명 된 방식 으로 구동 하 는 수직 채널 구조 의 NAND 메모리 장치 일 수 있 다 . 주변 회로 영역 ( PERI ) 상 에 는 메모리 셀 어레이 ( MCA ) 를 구동 하 기 위한 주변 회로 트랜지스터 ( 190 T ) 가 배치 될 수 있 다 . 주변 회로 트랜지스터 ( 190 T ) 는 주변 회로 활성 영역 ( 192 ) 과 , 주변 회로 활성 영역 ( 192 ) 상 에 배치 되 는 주변 회로 게이트 전극 ( 194 ) , 주변 회로 활성 영역 ( 192 ) 및 주변 회로 게이트 전극 ( 194 ) 에 연결 되 는 주변 회로 콘 택 ( 196 ) 을 포함 할 수 있 다 . 연결 영역 ( CON ) 은 메모리 셀 영역 ( MCR ) 에 배치 되 는 메모리 셀 어레이 ( MCA ) 를 주변 회로 트랜지스터 ( 190 T ) 에 연결 하 기 위한 패드 부 ( PAD ) 가 형성 되 는 영역 일 수 있 다 .