도 38 에서 , 메모리 셀 MC 에 포함 된 트랜지스터 는 가변 저항기 VR 을 통해 비트 선 BL 에 접속 된 드레 인 , 저 전 위원 Vss 에 공통 접속 된 소스 및 워드 선 WL 에 접속 된 게이트 를 갖 는다 . 각 비트 선 BL 의 일단 은 컬럼 제 어 회로 ( 2 ') 의 일부 인 선택 회로 ( 2 b ') 에 접속 된다 . 각 워드 선 WL 의 일단 은 로우 제 어 회로 ( 3 ') 의 일부 인 선택 회로 ( 3 b ) 에 접속 된다 .