도 4 는 도 3 의 씨 모스 인버터 에 관한 레이아웃 도 이 다 . 도 4 의 레이아웃 도 를 참조 하 면 , 인버터 IV 2 의 PMOS 트랜지스터 P 2 는 N - 웰 ( 30 ) 에 형성 되 고 , NMOS 트랜지스터 N 2 는 P - 웰 ( 40 ) 에 형성 된다 . 그리고 , 각 트랜지스터 의 게이트 영역 은 콘 택 노드 CN 1 를 통해 제 1 배선 층 ( 10 b ) 과 연결 된다 .