제 1 절연 층 ( 10 ) 상 에 는 제 1 트랜지스터 ( T 1 ) 의 제어 전극 ( GE 1 : 이하 , 제 1 제어 전극 ) , 제 2 트랜지스터 ( T 2 ) 의 제어 전극 ( GE 2 : 이하 , 제 2 제어 전극 ) , 제 6 트랜지스터 ( T 6 ) 의 제어 전극 ( GE 6 : 이하 , 제 6 제어 전극 ) 이 배치 된다 . 제 1 제어 전극 ( GE 1 ) , 제 2 제어 전극 ( GE 2 ) , 제 6 제어 전극 ( GE 6 ) 은 게이트 라인 들 ( GL , 도 5 a 참조 ) 과 동일 한 포토 리소그래피 공정 에 따라 제조 될 수 있 다 .