도 1 을 참조 하 면 , 메모리 셀 어레이 ( 100 ) 는 에지 서브 어 레이 들 ( 120 , 140 ) , 정상 서브 어 레이 들 ( non - edge sub array ) ( 130 ) , 및 센스 앰프 들 ( 151 ~ 159 ) 을 구비 한다 . 정상 서브 어 레이 들 ( 130 ) 은 비트 라인 들 ( 가로 라인 에 해당 함 ) 과 워드 라인 들 ( 세로 라인 들 에 해당 함 ) 을 구비 하 며 , 워드 라인 과 비트 라인 이 교차 하 는 곳 에 메모리 셀 들 ( 검 은 점 으로 표시 됨 ) 이 위치 한다 . 에지 서브 어 레이 들 ( 120 , 140 ) 은 워드 라인 들 ( WL ) , 비트 라인 들 ( BL ) , 및 더미 비트 라인 들 ( DBL 11 ~ DBL 1 n , DBL 21 ~ DBL 2 n ) 을 구비 한다 . 워드 라인 과 비트 라인 이 교차 하 는 곳 , 및 워드 라인 과 더미 비트 라인 이 교차 하 는 곳 에 메모리 셀 들 ( 검 은 점 으로 표시 됨 ) 이 위치 한다 . 센스 앰프 들 ( 154 ~ 156 ) 은 각각 한 쪽 에 제 1 비트 라인 ( BL ) 이 연결 되 어 있 고 , 반대쪽 에 제 2 비트 라인 ( BLB ) 이 연결 되 어 있 다 . 센스 앰프 들 ( 151 ~ 153 ) 및 센스 앰프 들 ( 157 ~ 159 ) 은 각각 한 쪽 에 더미 비트 라인 들 ( DBL 11 ~ DBL 1 n , DBL 21 ~ DBL 2 n ) 중 하나 가 연결 되 어 있 고 , 반대쪽 에 전원 전압 ( VCC / 2 ) 이 연결 되 어 있 다 .