본 발명 은 박막 트랜지스터 및 도전 막 제조 방법 에 관한 것 으로서 , 보다 구체 적 으로 는 , 매우 낮 은 표면 조도 를 갖 는 게이트 전극 , 소스 및 드레 인 전극 , 상기 게이트 전극 과 연결 된 제 1 배선 및 상기 소스 및 드레 인 전극 중 어느 하나 와 연결 된 제 2 배선 을 구비 한 박막 트랜지스터 및 표면 평탄 화 공정 을 포함 하 는 도전 막 제조 방법 에 관한 것 이 다 . 상기 도전 막 제조 방법 에 있 어서 , 상기 도전 막 은 박막 트랜지스터 의 게이트 전극 , 소스 및 드레 인 전극 , 상기 게이트 전극 과 연결 된 제 1 배선 및 상기 소스 및 드레 인 전극 중 어느 하나 와 연결 된 제 2 배선 중 적어도 하나 일 수 있 다 . 상기 박막 트랜지스터 는 매우 우수 한 표면 조도 를 갖 는 도전 막 , 즉 , 게이트 전극 , 소스 및 드레 인 전극 , 상기 게이트 전극 과 연결 된 제 1 배선 및 상기 소스 및 드레 인 전극 중 어느 하나 와 연결 된 제 2 배선 중 적어도 하나 를 구비 하 는 바 , 우수 한 전기 적 특성 을 가질 수 있 다 .