도 27 은 도 26 의 ADC ( 2600 ) 를 참조 하 여 완전 변환 사이클 을 통한 비교기 입력 전압 의 전개 ( evolution ) 를 도시 한다 . 제 로 위상 ( phase ) 동안 , 모든 커패시터 는 SWzero 를 통해 VDD 로 단락 된다 . 샘플 단계 에서 , 제 1 하이브리드 DAC ( 2610 ) 및 제 2 하이브리드 DAC ( 2620 ) 는 SWseries 를 통해 직렬 로 연결 되 고 , 제 2 하이브리드 DAC ( 2620 ) 는 VDD 로 레퍼런스 된다 . 2 VDD 의 입력 범위 의 경우 , 비교기 입력 은 VDD / 2 ( 입력 이 0 V 인 경우 ) 에서 3 VDD / 2 ( 입력 이 2 VDD 인 경우 ) 로 변한다 . 이 를 통해 LSB 크기 를 줄이 지 않 고 각 DAC ( 2500 ) 에서 최대 ± 0 . 45 V 를 가능 하 게 한다 . 이러 한 기술 은 입력 전압 을 낮추 기 위해 전압 분배 기 가 필요 한 ADC 와 비교 할 때 , 비교기 입력 에서 2 배 큰 신호 를 제공 한다 . 샘플 단계 가 종료 되 면 , 제 1 하이브리드 DAC ( 2610 ) 와 제 2 하이브리드 DAC ( 2620 ) 는 서로 연결 해제 된다 . 동시 에 , 제 1 하이브리드 DAC ( 2610 ) 의 MSB 어레이 와 제 2 하이브리드 DAC ( 2620 ) 의 메인 어레이 는 GND 에 연결 된다 . 이 는 제 1 하이브리드 DAC ( 2610 ) 와 제 2 하이브리드 DAC ( 2620 ) 사이 의 공통 모드 를 VDD / 2 로 설정 하 고 , 비교기 입력 전압 범위 가 VDD 내 에 머무 도록 보장 한다 . 이 시점 에서 , 모든 비트 는 ADC 가 차동 ADC 인 것 으로 해석 된다 . 공통 모드 는 비교 단계 동안 , VDD / 2 에서 일정 하 므로 , VDD 전원 에서 동작 하 는 비교기 설계 를 단순 화 한다 .