상술 한 바 와 같이 , " 본 발명 에 따른 반도체 메모리 장치 의 서브 워드 라인 구동회 로 는 메인 워드 라인 구동 신호 가 로직 "" 로우 "" 상태 이 고 서브 워드 라인 구동 신호 가 로직 "" 하이 "" 상태 일 때 "," 서브 워드 라인 의 전압 을 로직 "" 로우 "" 상태 로 유지 하 기 위하 여 승압 전압 ( VPP ) 보다 낮 은 전원 전압 ( VDD ) 을 NMOS 트랜지스터 ( MN 13 ) 의 게이트 에 인가 한다 . 따라서 ", 본 발명 에 따른 서브 워드 라인 구동 회로 를 구비 한 반도체 메모리 장치 는 VPP 전원 의 전력 소모 를 줄일 수 있 다 .