일반 적 으로 , 프로세서 코어 ( 15 A - 15 B ) 는 소정 의 명령 세트 아키텍처 로 정의 된 명령 을 실행 하 도록 설계 된 회로 를 포함 할 수 있 다 . 즉 , 프로세서 코어 회로 는 이 명령 세트 아키텍처 로 정의 된 명령 들 의 결과 를 페치 하고 , 디 코딩 하 고 , 실행 하 고 , 그리고 저장 하 도록 구성 될 수 있 다 . 예 를 들 어 , 일 실시 예 에서 , 프로세서 코어 ( 15 A - 15 B ) 는 x 86 아키텍처 를 구현 할 수 있 다 . 이 처럼 , 프로세서 코어 들 은 하나 이상 의 모드 들 혹은 보호 레벨 들 에서 동작 될 수 있 고 , 이 는 전형 적 으로 CPU 보호 레벨 ( CPU Protection Level , CPL ) 들 또는 보호 링 ( protection ring ) 들 로 언급 된다 . x 86 아키텍처 에서 , CPL 0 내지 CPL 3 으로 지정 된 네 개 의 레벨 들 이 있 는데 , 단지 두 개 만 이 공통 으로 사용 된다 . 공통 으로 사용 되 는 레벨 들 중 하나 는 CPL 0 이 고 , 이것 은 전형 적 으로 커널 모드 ( kernel mode ) 로 언급 되 고 , 가장 많 은 특권 을 가진 레벨 이 다 . 다른 공통 으로 사용 되 는 레벨 은 CPL 3 이 고 , 이것 은 전형 적 으로 사용 자 모드 로 언급 되 고 , 가장 적 은 특권 을 가진 레벨 이 다 .