상기 기술 적 과제 를 달성 하 기 위하 여 본 발명 은 반도체 장치 의 제조 방법 을 제공 한다 . 이 방법 은 반도체 기판 에 활성 영역 을 한정 하 는 소자 분리 막 을 형성 하 고 ; 상기 활성 영역 상 에 게이트 절 연막 을 형성 하 고 ; 상기 게이트 절 연막 상 에 게이트 전극 을 형성 하 고 ; 상기 게이트 전극 양 측벽 에 제 1 스 페이서 와 상기 제 1 스 페이서 보다 낮 은 상부 면 을 갖 는 제 2 스 페이서 를 형성 하 고 ; 상기 게이트 전극 양측 의 활성 영역 에 소오 스 / 드레 인 영역 을 형성 하 고 ; 그리고 상기 게이트 전극 및 상기 제 1 및 제 2 스 페이서 를 덮 는 스트레스 라이너 막 을 형성 하 는 것 을 포함 한다 .