도 2 a 를 참조 하 면 , 반도체 기판 ( 100 ) 상부 에 터널 산화 막 ( 102 ) , 플로팅 게이트 용 제 1 폴리 실리콘 막 ( 104 ) 및 질화 막 ( 미 도시 ) 을 형성 한 후 , 사진 식각 공정 으로 질화 막 , 제 1 폴리 실리콘 막 ( 104 ) , 터널 산화 막 ( 102 ) 및 반도체 기판 ( 100 ) 의 일부 를 식각 하 여 트렌치 를 형성 한다 . 트렌치 가 매립 되 도록 전체 구조 상부 에 제 1 절 연막 을 형성 한 후 질화 막 상부 가 노출 될 때 까지 제 1 절 연막 을 연마 하 여 소자 분리 막 ( 106 ) 을 형성 한다 . 이후 , 질화 막 을 제거 한다 . 소자 분리 막 ( 106 ) 의 EFH ( Effective Field Height ) 를 낮추 기 위하 여 소자 분리 막 ( 106 ) 을 소정 두께 식각 한다 . 이때 , 소자 분리 막 ( 106 ) 의 표면 이 제 1 폴리 실리콘 막 ( 104 ) 의 표면 보다 낮 아 지 도록 한다 . 소자 분리 막 ( 106 ) 의 상부 를 식각 함 으로써 전체 구조 의 표면 이 요철 모양 을 갖 는다 . 여기 서 , 제 1 절연 막 은 HDP 산화 막 을 이용 하 여 형성 함 이 바람직 하 다 .