수직 채널 들 ( 140 ) 각각 은 그 하부 는 기판 ( 101 ) 가 접속 되 고 그 상부 는 콘 택 패드 ( 142 ) 의 매개 하 에 비트 라인 ( 145 ) 과 접속 할 수 있 다 . 기판 ( 101 ) 은 가령 실리콘 웨이퍼 와 같 은 반도체 기판 일 수 있 다 . 게이트 들 ( 165 ) 은 기판 ( 101 ) 과 인접 하 는 접지 선택 라인 ( GSL ) 을 구성 하 는 접지 선택 게이트 ( 165 g ) , 비트 라인 ( 145 ) 과 인접 하 는 스트링 선택 라인 ( SSL ) 을 구성 하 는 스트링 선택 게이트 ( 165 s ) , 접지 선택 라인 ( GSL ) 과 스트링 선택 라인 ( SSL ) 사이 에 배치 된 복수 개 의 워드 라인 ( WL ) 을 구성 하 는 메모리 게이트 들 ( 165 w ) 로 구분 될 수 있 다 . 하나 의 수직 채널 ( 140 ) 을 따라 수직 적 으로 이격 배치 된 접지 선택 라인 ( GSL ) , 워드 라인 들 ( WL ) 및 스트링 선택 라인 ( SSL ) 은 전기 적 으로 직렬 연결 되 어 하나 의 셀 스트링 ( 도 1 c 의 105 ) 을 구성 할 수 있 다 . 워드 라인 들 ( WL ) 은 모두 메모리 셀 을 구성 하 거나 , 혹은 선택 라인 들 ( SSL , GSL ) 과 최 인접 한 워드 라인 들 ( WL ) 은 더미 셀 을 구성 하 고 나머지 는 메모리 셀 을 구성 할 수 있 다 . 이 와 같이 반도체 메모리 소자 ( 1 ) 는 메모리 셀 들 이 3 차원 적 으로 배열 된 플래시 메모리 소자 일 수 있 다 .