바람직 하 게 , 제 어부 ( 21 ) 는 4 개 의 FPGA 들 ( FPGA 1 , FPGA 2 , FPGA 3 , FPGA 4 ) 중 선택 하 지 않 은 3 개 의 FPGA ( FPGA 2 , FPGA 3 , FPGA 4 ) 를 차례 로 번갈 아 선택 하 여 위 에서 설명 한 것 과 동일 한 동작 을 반복 하 도록 제어 하 며 판 단부 ( 27 ) 는 4 개 의 FPGA 들 을 번갈 아 선택 하 여 반복 한 비교 결과 에 기초 하 여 복수 의 FPGA 들 과 인쇄 회로 기판 의 납땜 접촉 상태 를 판단 한다 .