상기 와 같이 게이트 전극 ( 201 ) , 액티브 층 ( 202 ) 및 소스 / 드레 인 전극 ( 203 a , 203 b ) 을 포함 하 는 박막 트랜지스터 ( Tr ) 가 형성 되 면 , 도 2 b 에 도시 된 바 와 같이 , 제 1 절연 기판 ( 100 ) 전면 에 보호막 ( 109 ) 을 형성 한 다음 , 마스크 를 포함 하 는 포 토리 쏘 그래피 방법 으로 콘 택 홀 공정 을 진행 하 여 상기 드레 인 전극 ( 203 b ) 의 일부 를 노출 하 고 , 상기 전원 배선 ( 411 ) 의 일부 를 노출 한다 . 도면 에 는 도시 되 지 않 았 지만 , 이때 게 이트 패드 영역 과 데이터 패드 영역 의 보호막 ( 109 ) 도 식각 하 여 게이트 패드 와 데이터 패드 일부 를 노출 한다 .