순방향 구 동시 , 도 2 에 도시 된 바 와 같이 , 스타트 펄스 ( Vst ) 의 출력 기간 과 제 1 클럭 펄스 ( CLK 1 ) 의 출력 기간 사이 에 는 제 1 더미 클럭 펄스 ( DCLK 1 ) 가 출력 된다 . 이 제 1 더미 클럭 펄스 ( DCLK 1 ) 는 상단 더미 스테이지 ( ST 0 ) 의 스캔 펄스 로 사용 되 는 신호 로서 , 이 제 1 더미 클럭 펄스 ( DCLK 1 ) 는 한 프레임 기간 중 한 번 만 출력 된다 . 이 제 1 더미 클럭 펄스 ( DCLK 1 ) 는 상기 제 4 클럭 펄스 ( CLK 4 ) 를 전송 하 는 클럭 전송 라인 을 통해 제 4 클럭 펄스 ( CLK 4 ) 와 같이 출력 된다 .