도 2 는 본 발명 에 따른 멀티 캐스트 패킷 처리 시스템 의 구성 및 처리 흐름 을 설명 하 기 위한 도면 으로 , 도 2 에 나타낸 바 와 같이 본 발명 의 시스템 은 복수 의 수신 및 출력 보드 ( B 0 ~ B 3 ) ; 하나 의 메인 보드 ( 400 : 메인 CPU ) ; 및 이 들 각각 의 보드 를 연결 하 는 이더넷 스위치 ( S ) 로 구성 된다 .