일부 예 에서 , 선택 된 디 지트 라인 은 또한 동적 레벨 시프 터 회로 를 통해 접지 될 수 있 다 . 일부 예 에서 , 선택 된 디 지트 라인 을 접지 하 는 것 은 ( 예 를 들 어 , 기록 전압 이 접 지 전압 인 경우 ) 선택 된 디 지트 라인 에 기록 전압 을 인가 할 수 있 다 . 일부 예 에서 , 선택 된 디 지트 라인 을 접지 하 는 것 은 , 선택 된 디 지트 라인 을 따라 제 2 전압 변화 를 초래 할 수 있 는 기록 전압 ( 예 를 들 어 , 제 1 전압 ) 을 선택 된 디 지트 라인 으로부터 제거 할 수 있 다 . 제 2 전압 변화 의 슬루 레이트 는 동적 레벨 시프 터 회로 의 풀 다운 회로 ( pull - down circuit ) 와 결합 된 전류 구 동기 회로 를 통해 ( 예 를 들 어 , 풀 다운 회로 에 인가 되 는 전압 을 제어 함 으로써 ) 제어 될 수 있 다 . 제 2 전압 변화 의 슬루 레이트 를 제어 하 는 것 은 전술 한 바 와 같이 인접 한 디 지트 라인 을 따른 전압 교란 을 더 낮 게 할 수 있 다 . 이 와 같이 , 인접 한 디 지트 라인 과 결합 된 메모리 셀 은 영향 을 받 지 않 거나 , 또는 더 낮 은 전압 교란 의 결과 로서 논리 상태 를 변경 하 지 않 을 수 있 다 .