도 22 에 도시 된 바 와 같이 , 게이트 전압 이 1 V 가 약간 넘 으면 이동도 100 ㎠/ Vs 이상 의 피크 를 갖 지만 , 게이트 전압 이 더욱 높 아 지 면 , 계면 산란 이 커지 고 , 이동도 가 저하 한다 . 또한 , 계면 산란 을 저감 시키 기 위해서 는 , 반도체 층 표면 을 원자 레벨 로 평탄 하 게 하 는 것 ( Atomic Layer Flatness ) 이 바람직 하 다 .