본 명세서 에 기재 될 때 , 제어기 ( 140 ) 는 연산 수행 후 에 , 뱅크 내 데이터 를 출발 위치 , 가령 , 긴 디 지트 라인 서브 어레이 ( 426 - N - 1 ) 로부터 도착 위치 , 가령 , 짧 은 디 지트 라인 서브 어레이 ( 425 - 0 ) 로 또는 그 반대 로 이동 시키 기 위한 커맨드 를 실행 하 기 위해 메모리 디바이스 ( 가령 , 120 ) 의 뱅크 ( 가령 , 121 ) 에 연결 될 수 있 다 . 뱅크 섹션 은 , 다양 한 실시 예 에서 , 뱅크 섹션 내 메모리 셀 의 복수 의 서브 어레이 , 가령 , 서브 어레이 ( 125 - 0 내지 126 - N - 1 및 425 - 0 내지 426 - N - 1 ) 를 포함 할 수 있 다 . 뱅크 섹션 은 , 다양 한 실시 예 에서 , 메모리 셀 의 복수 의 컬럼 ( 가령 , 322 - 0 , 422 - 0 , 및 422 - 1 ) 을 통해 복수 의 서브 어레이 에 연결 되 는 감지 회로 ( 가령 , 150 ) 를 더 포함 할 수 있 다 . 감지 회로 는 컬럼 에 각각 연결 되 고 데이터 를 이동 시키 기 위한 커맨드 를 이행 하 도록 구성 된 감지 증폭기 및 / 또는 계산 구성 요소 ( 가령 , 도 2 에서 각각 206 및 231 및 도 3 , 4 a 및 4 b 의 해당 도면 부호 ) 를 포함 할 수 있 다 .