한편 A 4 , A 5 , A 6 어드레스 0 , 0 , 1 이 예비 디 코딩 부 의 낸드 게이트 ( ND 6 , ND 7 ) 로 입력 되 면 , 낸드 게이트 ( ND 8 ) 의 출력 은 ' 하이 ( HIGH ) ' 상태 이 며 , 노드 A 는 ' 로우 ( LOW ) ' 상태 가 된다 . 따라서 딜레이 ( DELAY ) 로부터 의 MRS 지연 신호 ( MRSD ) 가 ' 하이 ( HIGH ) ' 상태 로 입력 되 면 , 낸드 게이트 ( ND 9 ) 의 출력 ( 노드 B ) 은 ' 로우 ( LOW ) ' 가 되 며 , 노드 C 는 ' 하이 ( HIGH ) ' 가 되 어 트랜스퍼 게이트 부 의 각 트랜스퍼 게이트 ( TG 1 , TG 2 , TG 3 , TG 4 , TG 5 ) 가 턴 온 된다 .