상세 하 게 는 , 도 2 e 에 도시 된 바 와 같이 상기 비아 ( 8 ) 가 형성 된 제 2 층간 절 연막 ( 5 ) 의 상부 에 Al 합금 이나 Ti , TiN 또는 Ti / TiN 합금 또는 Al 및 Ti , TiN 또는 Ti / TiN 의 합금 , 구리 , 구리 합금 , 텅스텐 등 의 모든 금속 물질 중 에 선택 된 어느 하나 의 금속 층 과 PECVD ( plasma enhanced chemical vapor deposition ) 방식 으로 형 성한 실리콘 질화 막 ( SiN ) , 산화 질화 막 ( oxynitride ) 등 의 유전 막 및 금속 층 을 차례 로 증착 한 후 포토 레지스 트 패 터닝 공정 ( photo resist patterning process ) 및 식각 공정 을 진행 함 으로써 , 하부 전극 ( 71 ) / 유전 막 ( 72 ) / 상부 전극 ( 73 ) 이 순차 로 적층 된 MIM 캐 패 시터 형태 의 컨트롤 게이트 ( 7 ) 를 형성 한다 .