도 2 g 에 도시 된 바 와 같이 , RIE 공정 에 의해 상기 PMD 막 ( 27 ) 을 패 터닝 하 여 , 비 메모리 소자 의 일반 게이트 ( 23 b ) , 제 1 소오 스 영역 ( 26 a ) 및 제 1 드레 인 영역 ( 26 b ) 이 각각 노출 되 는 제 2 콘 택 홀 ( 33 , 34 ) 과 메모리 소자 의 제 2 소오 스 영역 ( 25 a ) 과 제 2 드레 인 영역 ( 25 b ) 이 각각 노출 되 는 제 3 콘 택 홀 ( 32 ) 이 형성 된다 .