즉 , 메모리 장치 ( 150 ) 의 복수 의 메모리 블록 들 ( 152 , 154 , 156 ) 에서 각 메모리 블록 ( 330 ) 은 , 복수 의 비트 라인 들 ( BL ) , 복수 의 스트링 선택 라인 들 ( SSL ) , 복수 의 접지 선택 라인 들 ( GSL ) , 복수 의 워드 라인 들 ( WL ) , 복수 의 더미 워드 라인 들 ( DWL ) , 그리고 복수 의 공통 소스 라인 ( CSL ) 에 연결 될 수 있 으며 , 그 에 따라 복수 의 낸드 스트링 들 ( NS ) 을 포함 할 수 있 다 . 또한 , 각 메모리 블록 ( 330 ) 에서 , 하나 의 비트 라인 ( BL ) 에 복수 의 낸드 스트링 들 ( NS ) 이 연결 되 어 , 하나 의 낸드 스트링 ( NS ) 에 복수 의 트랜지스터 들 이 구현 될 수 있 다 . 아울러 , 각 낸드 스트링 ( NS ) 의 스트링 선택 트랜지스터 ( SST ) 는 , 대응 하 는 비트 라인 ( BL ) 과 연결 될 수 있 으며 , 각 낸드 스트링 ( NS ) 의 접지 선택 트랜지스터 ( GST ) 는 , 공통 소스 라인 ( CSL ) 과 연결 될 수 있 다 . 여기 서 , 각 낸드 스트링 ( NS ) 의 스트링 선택 트랜지스터 ( SST ) 및 접지 선택 트랜지스터 ( GST ) 사이 에 메모리 셀 들 ( MC ) 이 제공 , 즉 메모리 장치 ( 150 ) 의 복수 의 메모리 블록 들 ( 152 , 154 , 156 ) 에서 각 메모리 블록 ( 330 ) 에 는 복수 의 메모리 셀 들 이 구현 될 수 있 다 . 그러면 이하 에서 는 , 도 5 내지 도 9 를 참조 하 여 본 발명 의 실시 예 에 따른 메모리 시스템 에서 의 메모리 장치 로 의 데이터 처리 , 특히 호스트 ( 102 ) 로부터 복수 의 커맨드 들 을 수신 하 여 커맨드 들 에 해당 하 는 복수 의 커맨드 동작 들 을 수행 할 경우 에 대해서 보다 구체 적 으로 설명 하 기 로 한다 .