도 1 의 메모리 제어기 ( 108 ) 와 관련 된 ECC 회로 는 기록 정보 의 프래 그먼 트 에 대한 제 1 레벨 오류 정정 정보 및 / 또는 메모리 장치 에 저장 된 제 2 레벨 정정 , 예컨대 패리티 정보 를 연산 할 수 있 다 . 도 3 은 채널 ( 342 - 1 , . . . , 342 -( N - 1 ) ) 과 관련 되 어 저장 된 기록 정보 ( 346 ) 및 제 1 레벨 오류 정정 정보 ( 348 ) , 그리고 채널 ( 342 - N ) 과 관련 되 어 저장 된 패리티 정보 ( 350 ) 및 제 1 레벨 오류 정정 정보 ( 348 ) 의 예 를 포함 한다 . 스트라이프 가 기록 될 때 , 기록 정보 및 오류 정정 정보 둘 모두 가 함께 기록 될 수 있 다 . 오류 가 기록 정보 또는 패리티 정보 인 정보 내 에서 검출 되 는 경우 , 제 1 레벨 오류 정정 정보 가 오류 정정 , 예컨대 , 전술 한 패리티 정보 와 관련 된 정정 의 제 2 레벨 을 실행 하 기 이전 에 및 / 또는 실행 하 지 않 고 상기 오류 를 정정 하 는 것 을 시도 하 기 위해 사용 될 수 있 다 . 메모리 시스템 은 임계 값 의 오류 비트 ( erroneous bit ) 가 교정 되 는 것 을 가능 하 게 하 는 충분 한 제 1 레벨 오류 정정 정보 를 저장 할 수 있 다 . 제 1 레벨 오류 정정 정보 에 의해 정정 가능 한 것 보다 더 많 은 비트 오류 를 포함 하 는 오류 , 예컨대 기록 작업 동안 의 UECC 오류 가 검출 되 는 경우 , 예컨대 전술 한 패리티 정보 를 사용 하 는 오류 정정 의 제 2 레벨 이 실행 될 수 있 는데 , 예컨대 , 오류 와 관련 된 정보 가 패리티 정보 및 기록 정보 의 나머지 를 사용 하 여 재생성 될 수 있 다 .