도 3 은 본 발명 에 따른 실시 예 를 나타낸다 . 도 3 ( a ) 는 저항성 센서 구조물 에 연결 된 바이어 싱 회로 및 리드 아웃 회로 를 포함 하 는 장치 또는 회로 또는 시스템 의 고 - 레벨 블록 도 를 나타낸다 . 도 3 ( b ) 는 제 1 커패시터 에 걸친 전압 의 예시 적 인 파장 을 나타낸다 . 도 3 ( c ) 는 리드 아웃 회로 , 특히 , 리셋 가능 한 집 적 기 에 기초 한 리드 아웃 회로 의 출력 에서 의 예시 적 인 파장 을 나타낸다 .