스위치 ( 214 ) 가 닫히 면 , 최적화 중 인 FD - SOI 반도체 디바이스 아래 의 웰 은 선량계 ( 204 ) 의 FD - SOI 트랜지스터 ( 209 ) 아래 의 웰 과 함께 자율 최적화 회로 ( 200 ) 의 제어 루프 에 통합 된다 . 이러 한 동작 에 따라 , 디바이스 웰 노드 ( 229 ) 에 인가 된 전압 이 보다 엄격 하 고 직접 적 으로 제어 되 더라도 , " "" 결합 된 "" 웰 의 용량 성 부 하 는 일반 적 으로 알려 지 지 않 는다 . 따라서 이 는 위상 마진 을 빼 는 극 들 을 루프 이득 에 더함 으로써 제어 루프 를 불 안정 하 게 하 여 ", ( 예컨대 , 단일 이벤트 영향 또는 중이온 방사선 타격 들 의 경우 에 ) 원 하 지 않 는 전압 링 잉 ( ringing ) 을 야기 할 수 있 다 . 이러 한 단점 들 은 극점 영점 소거 기법 으로 , 또는 OTA ( 206 ) 및 OTA ( 219 ) 에서 의 대응 하 는 이득 감소 들 을 통해 해결 될 수 있 다 . 추가 로 , 결합 된 웰 의 누설 전류 가 축적 될 수 있 어 , 이 는 피드백 경로 ( 225 ) 의 정확 성 을 저해 할 수 있 다 . 특정 실시 예 들 에서 , 누설 전류 는 온도 에 따라 기하급수 적 으로 변하 기 때문 에 , 누설 전류 는 수 마이크로암페어 로 성장 할 수 있 다 . 최적화 중 인 FD - SOI 반도체 디바이스 또는 디바이스 들 아래 의 웰 의 전위 크기 를 고려 하 면 , 누설 전류 는 특정 상황 들 에서 전하 펌프 ( 202 ) 의 용량 을 극복 하 고 자율 최적화 회로 ( 200 ) 의 바이어 싱 기능 이 작동 하 지 않 게 할 수 있 는 상당 한 오프셋 바이어스 를 유발 할 수 있 다 .