도 1 을 참조 하 고 , 전자 퓨즈 회로 ( 10 ) 는 , 제 어 회로 ( 110 ) 와 전자 퓨즈 세트 ( 120 [ 1 ] ~ 120 [ m ] ) 를 포함 한다 . 일실 시예 에서 는 , 전자 퓨즈 회로 ( 10 ) 는 , m 개 의 전자 퓨즈 세트 를 가지 고 , m 은 , 1 보다 큰 정 ( 正 ) 의 정수 이 다 . 전자 퓨즈 세트 ( 120 [ 1 ] ~ 120 [ m ] ) 의 각각 은 , 복수 의 전자 퓨즈 를 가지 고 , 일실 시예 에서 는 , 전자 퓨즈 세트 ( 120 [ 1 ] ~ 120 [ m ] ) 의 각각 은 , 7 개 의 전자 퓨즈 를 가지 지만 , 전자 퓨즈 세트 ( 120 [ 1 ] ~ 120 [ m ] ) 의 각각 이 가지 는 전자 퓨즈 의 수 는 , 이것 으로 한정 되 는 것 은 아니 다 . 예 를 들 면 , 전자 퓨즈 세트 ( 120 [ 1 ] ) 는 , 전자 퓨즈 ( 120 [ 1 ] [ 1 ] ~ 120 [ 1 ] [ 7 ] ) 를 가진다 . 제 어 회로 ( 110 ) 는 , 전자 퓨즈 세트 ( 120 [ 1 ] ~ 120 [ m ] ) 에 결합 된다 . 이 실시 예 에서 는 , 전자 퓨즈 회로 ( 10 ) 는 , 메모리 장치 ( 도시 하 지 않 음 ) 내 의 결함 이 있 는 메모리 셀 을 교환 하 기 위해 , 전자 퓨즈 에 큰 전류 를 흐르 게 함 으로써 전자 퓨즈 를 용단 한다 .