도 1 b 를 참조 하 면 , 트렌치 ( 112 ) 를 채우 도록 셀 영역 및 주변 회로 영역 의 트렌치 ( 112 ) 를 포함 한 반도체 기판 ( 100 ) 상 에 절연 물질 을 증착 하 여 절 연막 ( 미 도시 ) 을 형성 한 후 절 연막 을 하드 마스크 ( 110 ) 의 질화 막 ( 108 ) 표면 이 노출 되 는 시점 까지 평탄 화 한다 . 절연 막 은 산화 막 계열 의 물질 로 형성 되 며 , 바람직 하 게 고밀 도 플 라즈 마 ( High Density Plasma ; HDP ) 방식 의 HDP 산화 막 또는 스핀 코팅 ( spin coating ) 방법 을 이용 하 여 갭 필 ( gap - fill ) 특성 이 우수 한 SOG ( Spin On Glass ) 막 으로 형성 할 수 있 다 . 평탄 화 공정 은 화학 적 기계 적 연마 ( Chemical Mechanical Polishing ; CMP ) 공정 또는 에치 백 ( etchback ) 공정 으로 실시 할 수 있 으며 , 바람직 하 게 CMP 공정 으로 실시 한다 . 이 로써 , 셀 영역 및 주변 회로 영역 내 소자 분리 영역 의 트렌치 ( 112 ) 를 채우 는 소자 분리 막 ( 114 ) 이 형성 된다 .