일반 적 으로 트랜지스터 ( TFT ) 는 , 게이트 를 소스 와 드레 인 에서 절연 시키 는 게이트 절 연막 및 게이트 에 인가 된 전압 ( 이하 , " "" 게이트 전압 "" 으로 지칭 함 ) 에 따라 소스 와 드레 인 사이 의 채널 이 형성 되 는 반도체 층 을 포함 하 여 이루어진다 . 이때 ", 게이트 와 소스 , 게이트 와 드레 인 은 , 게이트 절 연막 또는 반도체 층 을 사이 에 두 고 , 서로 적어도 일부 중첩 한다 . 그런데 , 게이트 절 연막 과 반도체 층 각각 은 소정 의 유전율 을 가지 므로 , 게이트 와 소스 의 중첩 영역 및 게이트 와 드레 인 의 중첩 영역 에 해당 되 는 게이트 절 연막 과 반도체 층 각각 의 일부 에서 기생 커패시터 가 발생 된다 . 이 와 같이 기생 커패시터 가 발생 되 는 트랜지스터 ( TFT ) 는 , 게이트 전압 에 대응 하 여 형성 되 는 채널 에 의해 가변 되 는 값 으로 측정 되 어 , 게이트 전압 을 변수 로 하 는 함수 로 도출 되 는 커패시턴스 를 갖 는다 .