이 구조 로 함 으로써 , 트랜지스터 ( 200 a ) 에 포함 되 는 반도체 층 ( 231 ) 을 도전 층 ( 221 및 223 ) 의 전계 로 전기 적 으로 둘러쌀 수 있 다 . 트랜지스터 ( 200 a ) 와 같이 , 채널 형성 영역 이 형성 되 는 반도체 층 을 제 1 게이트 및 제 2 게이트 의 전계 가 전기 적 으로 둘러싸 는 트랜지스터 의 디바이스 구조 를 S - channel ( surrounded channel ) 구조 라고 할 수 있 다 .