이때 , 난수 생성 메모리 의 각 메모리 층 은 서로 나란 하 게 배치 된 N 개 ( N 은 자연수 ) 의 비트 라인 들 , 각 비트 라인 과 교차 하 도록 상기 비트 라인 의 상부 에 서로 나란 하 게 배치 되 는 M 개 ( M 은 자연수 ) 의 상부 워드 라인 들 , 상기 상부 워드 라인 들 과 대향 하 며 상기 비트 라인 의 하부 에 배치 되 는 M 개 의 하부 워드 라인 들 , 상기 비트 라인 과 상기 상부 워드 라인 의 각 교차 지점 에 배치 된 제 1 메모리 소자 들 및 상기 비트 라인 과 상기 하부 워드 라인 의 각 교차 지점 에 배치 된 제 2 메모리 소자 들 을 포함 하 고 , 상기 제 1 메모리 소자 들 의 각 저항 과 상기 제 2 메모리 소자 들 의 각 저항 의 차이 에 의하 여 결정 되 는 각 비트 라인 의 전류 에 기초 하 여 상기 난수 가 결정 되 는 것 이 다 .