도 15 의 실시 예 에 따른 인터페이스 칩 ( 113 d ) 은 제 1 모드 또는 제 2 모드 중 어느 하나 의 모드 로 동작 할 수 있 다 . 제 1 모드 는 고속 ( high frequency ) 으로 동작 하 는 메모리 컨트롤러 ( 120 ) 와 저 속 ( low frequency ) 으로 동작 하 는 메모리 유닛 ( 111 ) 사이 의 통신 을 중개 하 는 경우 로써 입력 되 는 데이터 가 데이터 재 정렬 회로 ( 161 ) 을 통과 하 는 동작 모드 일 수 있 다 . 제 2 모드 는 고속 ( high frequency ) 으로 동작 하 는 메모리 컨트롤러 ( 120 ) 와 고속 ( high frequency ) 으로 동작 하 는 메모리 유닛 ( 111 ) 사이 의 통신 을 중개 하 는 경우 로써 입력 되 는 데이터 가 데이터 리타 이 밍 회로 ( 162 ) 를 통과 하 는 동작 모드 일 수 있 다 . 즉 , 동작 모드 에 따라 인터페이스 칩 ( 113 d ) 는 데이터 재 정렬 기능 을 수행 하 는 인터페이스 칩 ( 113 a ) 으로 동작 하 거나 , 데이터 리타 이 밍 기능 을 수행 하 는 인터페이스 칩 ( 113 b ) 중 어느 하나 로 동작 할 수 있 다 .