본 발명 의 실시 예 들 에 따르 면 , 복수 개 의 셀 스트링 들 이 하나 의 비트 라인 및 하나 의 스트링 선택 라인 을 공유 하 므로 , 3 차원 반도체 메모리 장치 의 집적도 를 향상 시킬 수 있 다 . 그리고 , 셀 스트링 들 각각 은 문턱 전압 이 서로 다른 스트링 선택 트랜지스터 들 을 구비 함 으로써 , 선택 된 비트 라인 이 복수 의 셀 스트링 들 중 어느 하나 에 선택 적 으로 연결 될 수 있 다 .