본 개시 물 은 디바이스 , 블록 또는 페이지 와 같이 , 플래시 메모리 서브 디비전 과 연관 된 예상 트랜잭션 시간 을 정확히 결정 하 는 방법 을 제공 한다 . 이러 한 각 유닛 의 각 비트 를 프로그래밍 하 는 테스트 트랜잭션 을 수행 함 으로써 , 각 유닛 의 최대 예상 프로그래밍 시간 은 스케줄링 목적 을 위해 미리 결정 및 이용 될 수 도 있 다 . 예 를 들 어 , 직접 적 인 구 현예 에서 , 비교 적 정확 하 고 경험 적 으로 측정 된 시간 제한 은 응답 이 늦 은 페이지 에 기록 하 려는 궁극 적 인 해결 을 대기 하 지 않 고 플래시 메모리 트랜잭션 을 효율 적 으로 관리 및 스케줄링 하 기 위해 식별 및 이용 될 수 도 있 다 . 이 개 시물 은 또한 다수 의 메모리 모드 및 우선 화 된 메모리 를 통하 는 것 을 포함 하 여 , 경험 적 으로 측정 된 최대 플래시 메모리 트랜잭션 시간 의 다른 이용 을 제공 하 는데 ; 예 를 들 어 , 높 은 수행 모드 가 요구 되 면 , 플래시 메모리 트랜잭션 시간 의 낮 은 편차 가 허용 될 수 도 있 고 , 이 들 원리 를 만족 하 지 않 은 유닛 은 비교 적 신속 하 게 마킹 될 수 도 있 다 . 이전 에 마킹 된 메모리 를 재 교정 하 기 위한 메커니즘 도 제공 된다 . 가변성 을 최소 화 함 으로써 , 플래시 메모리 는 보다 넓 은 범위 의 설계 그리고 잠재 적 으로 보다 넓 은 메인 메모리 애플리케이션 세트 에 적용 될 수 있 다 .