본 발명 은 반도체 소자 의 액티브 구조 에 관한 것 으로 , 제 1 내지 제 n 필드 영역 들 , 상기 제 1 내지 제 n 필드 영역 들 과 교호 적 으로 형성 된 제 1 내지 제 n + 1 액티브 영역 들 을 포함 하 며 , 상기 제 1 내지 제 n + 1 액티브 영역 들 은 양 끝 단부 에서 적어도 둘 이상 이 연결 되 어 상기 필드 영역 들 을 적어도 하나 이상 폐쇄 시킨다 . 또한 , 본 발명 은 제 1 내지 제 n 필드 영역 들 , 상기 제 1 내지 제 n 필드 영역 들 과 교호 적 으로 형성 된 제 1 내지 제 n + 1 액티브 영역 들 을 포함 하 며 , 상기 제 1 및 제 n + 1 액티브 영역 의 양 끝단 은 일단 은 상기 제 1 내지 제 n + 1 액티브 영역 들 에 대해 수직 한 제 n + 2 액티브 영역 에 연결 되 고 , 타단 은 상기 제 n + 2 액티브 영역 의 맞은편 에 위치 한 제 n + 3 액티브 영역 과 연결 되 어 상기 필드 영역 들 을 폐쇄 시킨다 .