먼저 도 1 을 참조 하 면 , 비록 도면 에 도시 하 지 는 않 았 지만 , 반도체 기판 ( 100 ) 상 에 트랜지스터 및 비트 라인 등 과 같 은 하부 구조물 ( 미 도시 ) 을 형성 한다 . 다음 에 상기 하부 구조물 을 포함 하 는 반도체 기판 ( 100 ) 전면 에 하부 구조물 과 후속 공정 에서 형성 되 는 하부 전극 을 연결 하 는 컨 택 플러그 를 구비 하 는 층간 절 연막 ( 미 도시 ) 을 형성 한 후 , 층간 절 연막 위 에 하부 전극 ( 110 ) 을 형성 한다 . 하부 전극 ( 110 ) 은 금속 물질 , 예 를 들 어 티타늄 나이트 라이드 ( TiN ) 또는 루테늄 ( Ru ) 가운데 하나 를 선택 하 여 화학 기상 증착 법 ( CVD ) 또는 원자 층 증착 법 ( ALD ) 을 이용 해 형성 할 수 있 다 . 다음 에 하부 전극 ( 110 ) 을 HF 용액 으로 이용 한 습식 또는 건식 방법 으로 전 세정 하 여 하부 전극 ( 110 ) 상 에 형성 된 산화 막 ( 미 도시 ) 을 제거 한다 . 여기 서 상기 산화 막 은 하부 전극 ( 110 ) 을 형성 하 는 동안 발생 하 는 자연 산화 막 이 며 , 이 를 제거 하 지 않 아도 무방 하 다 .