일 실시 예 에 있 어서 , 상부 선택 트랜지스터 ( UST ) 과 하부 선택 트랜지스터 ( LST ) 가 각각 턴 온 된 상태 에서 , 제 1 내지 제 6 워드 라인 ( WL 1 , WL 2 , WL 3 , WL 4 , WL 5 , WL 6 ) 을 통해 대응 되 는 메모리 셀 트랜지스터 ( MC 1 , MC 2 , MC 3 , MC 4 , MC 5 , MC 6 ) 에 소정 의 게이트 전압 이 인가 될 수 있 다 . 상기 게이트 전압 이 인가 된 상기 메모리 셀 트랜지스터 에서 는 , 상기 전하 트랩 층 과 상기 채널 층 사이 에서 프로그램 동작 또는 소거 동작 이 발생 할 수 있 다 . 상기 프로그램 동작 또는 소거 동작 은 , 상기 채널 층 내 의 전자 또는 홀 이 상기 전하 트랩 층 으로 터널 링 함 으로써 , 상기 전하 트랩 층 으로 전자 가 유입 되 거나 상기 전하 트랩 층 에 저장 된 전자 가 제거 되 는 동작 으로 진행 될 수 있 다 . 상기 프로그램 동작 또는 소거 동작 에 따르 는 상기 전자 의 변화 는 전기 신호 로서 상기 전하 트랩 층 내 에 비 휘발 적 으로 저장 될 수 있 다 . 이 에 따라 , 제 1 내지 제 6 메모리 셀 트랜지스터 ( MC 1 , MC 2 , MC 3 , MC 4 , MC 5 , MC 6 ) 는 비휘발성 메모리 동작 을 수행 할 수 있 다 .