예비 디 코딩 부 는 인버터 ( INV 2 ) 에 의해 반전 된 A 5 어드레스 와 인버터 ( INV 3 ) 의해 반전 된 A 6 어드레스 를 입력 받 아 낸드 연산 하 는 낸드 게이트 ( ND 6 ) , A 4 어드레스 , A 5 어드레스 및 A 6 어드레스 를 입력 받 아 낸드 연산 하 는 낸드 게이트 ( ND 7 ) , 낸드 게이트 ( ND 6 ) 와 낸드 케이트 ( ND 7 ) 의 출력 을 입력 받 아 낸드 연산 하 는 낸드 게이트 ( ND 8 ) , 낸드 게이트 ( ND 8 ) 의 출력 을 반전 하 는 인버터 ( INV 4 ) , 상태 머신 ( 도시 되 지 않 음 ) 의 MRS 명령 신호 ( MRS ) 를 소정 의 시간 만큼 지연 시켜 MRS 지연 신호 ( MRSD ) 를 생성 하 는 딜레이 ( DELAY ) , 인버터 ( INV 4 ) 의 출력 신호 와 MRS 지연 신호 ( MRSD ) 를 입력 받 아 낸드 연산 하 는 낸드 게이트 ( ND 9 ) 및 낸드 게이트 ( ND 9 ) 의 출력 신호 를 반전 시키 는 인버터 ( INV 5 ) 를 포함 한다 .