도 18 의 ( a ) 를 참조 하 면 , 저항 스테이지 ( Rout stage ) 는 하나 이상 의 저항 소자 들 ( R 1 , R 2 ) 을 포함 할 수 있 다 . 도 18 의 ( a ) 에 도시 된 저항 스테이지 를 도 17 의 비교기 ( 411 ) 에 적용 하 면 , 제 1 저항 소자 ( R 1 ) 는 소스 전원 ( VBAT ) 에 기인 하 는 전류 가 흐르 는 경로 에 배치 되 며 , 구체 적 으로 는 MOS 트랜지스터 ( M 1 ) 의 일 전극 과 접지 전압 사이 에 배치 될 수 있 다 . 또한 , 제 2 저항 소자 ( R 2 ) 는 레 귤 레이팅 전압 ( VREG ) 에 기인 하 는 전류 가 흐르 는 경로 에 배치 되 며 , 구체 적 으로 는 MOS 트랜지스터 ( M 4 ) 의 일 전극 과 접지 전압 사이 에 배치 될 수 있 다 .