인 에 이 블 신호 ( En ) 가 제 3 NMOS 트랜지스터 ( N 13 ) 에 인가 되 어 제 3 NMOS 트랜지스터 ( N 13 ) 가 턴 온 된다 . 따라서 노드 ( NC ) 는 접지 전원 과 연결 된다 . 노드 ( NA ) 의 초기 전위 에 따라 제 1 PMOS 트랜지스터 ( PM 11 ) 및 제 2 PMOS 트랜지스터 ( PM 12 ) 가 턴 온 되 어 노드 ( NA ) 및 노드 ( NC ) 에 인가 되 는 공급 전원 ( Vdd ) 의 전 류량 을 조절 한다 . 출력 클럭 ( CLKOUT ) 은 제 1 NMOS 트랜지스터 ( N 11 ) 에 인가 되 어 노드 ( NA ) 와 노드 ( NC ) 사이 에 흐르 는 전 류량 을 조절 한다 . 기준 전압 ( Vref ) 은 제 2 NMOS 트랜지스터 ( N 12 ) 에 인가 되 어 노드 ( NB ) 와 노드 ( NC ) 사이 에 흐르 는 전 류량 을 조절 한다 . 이때 설정 된 기준 전압 ( Vref ) 보다 출력 클럭 ( CLKOUT ) 의 전위 가 낮 으므로 노드 ( NA ) 와 노드 ( NC ) 사이 에 흐르 는 전 류량 이 노드 ( NB ) 와 노드 ( NC ) 사이 에 흐르 는 전 류량 보다 적 게 된다 . 이 로 인하 여 노드 ( NA ) 의 전위 가 높 아 져 공급 되 는 전원 전압 ( Vdd ) 의 전 류량 이 적어진다 . 따라서 , 노드 ( NB ) 의 전위 는 점차 내려간다 . 노드 ( NB ) 의 전위 는 인버터 ( IV 11 및 IV 12 ) 에 의해 버퍼링 되 어 논리 로우 의 출력 신호 ( cs ) 를 생성 한다 .