불 휘발 메모리 제어 칩 NVCTL 은 , 실시 형태 3 ∼ 실시 형태 4 에서 설명 한 사용 불 가능 메모리 층 관리 테이블 ( Invalid Layer Table ) 을 갖 는다 . 또한 , 각 메모리 셀 에서 의 재 기입 횟수 를 평준 화 하 기 위한 웨어 레벨 링 ( Wear Leveling ) 기능 이나 , 메모리 공간 에 산재 해 있 는 빈 영역 을 일괄 로 하 기 위한 가비지 컬렉션 ( Garbage Collection ) 기능 을 갖 는다 . 상변화 메모리 칩 PCM 0 ∼ PCM 3 은 , 도 16 및 도 17 에 도시 한 어드레스 변환 회로 AE 를 갖 는다 . 이 어드레스 변환 회로 AE 에 의해 , 입력 된 어드레스 신호 는 , 사용 가능 한 메모리 층 을 선택 하 기 위한 내부 어드레스 신호 로 변환 된다 . 불 휘발 메모리 제어 칩 NVCTL 과 상변화 메모리 칩 PCM 0 ∼ PCM 3 은 , 입출력 선 I / O 에 의해 접속 되 어 있 다 . 또한 , 불 휘발 메모리 제어 칩 NVCTL 은 , 시스템 버스 SBUS 를 통하 여 호스트 장치 와 접속 된다 . 이 와 같 은 구성 에 의해 , 다양 한 용량 의 상변화 메모리 칩 을 조합 한 대용량 의 스토리지 장치 를 구축 하 는 것 이 가능 하 게 된다 .