도 3 을 참조 하 면 , 본 발명 의 실시 예 에 따른 비트 라인 프리 차지 전압 생 성부 ( 220 ) 는 , 코어 전압 ( VCORE ) 을 예정 된 비율 로 분배 하 여 분배 전압 ( DET ) 을 출력 하 는 분 배부 ( 222 ) 와 , 분배 전압 ( DET ) 의 레벨 과 비트 라인 프리 차지 전압 단 에 걸린 레벨 을 비교 하 고 , 비교 결과 에 응답 하 여 비트 라인 프리 차지 전압 단 을 분배 전압 ( DET ) 과 같 은 레벨 로 구동 하 는 비 교구 동부 ( 224 ) 와 , 승압 테스트 신호 ( Raise _ TS ) 및 강압 테스트 신호 ( Fall _ TS ) 에 응답 하 여 예정 된 비율 을 조절 하 는 제 1 테스트 동작 부 ( 226 ) 와 , 최종 전원 테스트 신호 ( ENDOFF _ TS ) 에 응답 하 여 비 교구 동부 ( 224 ) 의 동작 을 온 / 오프 제어 하 는 제 2 테스트 동작 부 ( 227 ) , 및 코어 레벨 테스트 신호 ( VCORELV _ TS ) 또는 접지 레벨 테스트 신호 ( VSSLV _ TS ) 에 응답 하 여 비트 라인 프리 차지 전압 단 을 코어 전압 ( VCORE ) 의 레벨 또는 접지 전압 ( VSS ) 의 레벨 로 구동 하 는 제 3 테스트 동작 부 ( 228 ) 를 구비 한다 .