본 발명 의 제작 방법 을 적용 하 여 제작 한 박막 트랜지스터 는 , 게이트 전극 층 위 에 게이트 절 연막 을 가지 고 , 상기 게이트 절 연막 위 에 반도체 층 을 가지 고 , 상기 반도체 층 위 에 소스 영역 및 드레 인 영역 을 가지 고 , 상기 소스 영역 및 드레 인 영역 위 에 소스 전극 및 드레 인 전극 을 가지 고 , 상기 게이트 전극 층 의 측면 에 접하 여 공동 을 가지 는 구조 가 된다 ( 도 3 ( I ) 을 참조 ) . 게이트 전극 층 의 측면 에 접하 여 공동 을 가지 도록 형성 함 으로써 , 게이트 전극 층 단부 에서 의 리크 전류 가 작 은 박막 트랜지스터 를 제작 할 수 있 다 .