제 2 시간 ( t 2 ) 에 , 디 벨 러프 가 수행 된다 . 선택 된 스트링 선택 라인 ( 예 를 들 면 , SSL 1 ) 에 제 4 스트링 선택 라인 전압 ( Vssl 4 ) 이 인가 된다 . 즉 , 선택 된 스트링 선택 라인 ( SSL 1 ) 에 대응 하 는 스트링 선택 트랜지스터 들 ( SST 1 ) 은 턴 - 온 된다 . 따라서 , 제 1 행의 낸드 스트링 들 ( NS 11 ~ NS 13 ) 은 비트 라인 들 ( BL 1 ~ BL 3 ) 과 전기 적 으로 연결 된다 .