n 번 째 시프트 레지스터 ( SRn ) 와 연결 된 도 3 B 의 n + 1 번 째 시프트 레지스터 ( SRn + 1 ) 의 회로 구조 역시 n 번 째 시프트 레지스터 ( SRn ) 와 크 게 다르 지 않 는데 , 다만 제 1 클럭 신호 단자 ( CLK 1 ) 에 제 2 클럭 신호 ( clkb ) 가 전달 되 고 , 제 2 클럭 신호 단자 ( CLK 2 ) 에 제 1 클럭 신호 ( clk ) 가 전달 되 는 것 이 다르 다 .