상기 에서 설명 한 바 와 같이 , 테스트 셀 ( TM ) 의 게이트 전극 ( 118 ) 의 전위 가 p - 웰 ( 111 B ) 의 전위 보다 낮 아 진 경우 P - N 접합 다이오드 를 기능 하 는 제 1 트랜지스터 ( M 1 ) 가 순방향 턴 - 온 되 어 게이트 전극 ( 118 ) 의 전위 는 p - 웰 ( 111 B ) 과 동일 한 등 전위 상태 가 된다 . 이 와 동일 한 원리 로 테스트 셀 ( TM ) 의 소스 영역 ( 121 A ) 및 드레 인 영역 ( 121 B ) 또한 제 2 및 제 3 트랜지스터 ( M 2 , M 3 ) 에 의해 p - 웰 ( 111 B ) 과 등 전위 상태 로 유지 된다 . 이 와 같이 , 테스트 셀 ( TM ) 과 p - 웰 ( 111 B ) 간 의 전위차 를 제거 함 으로써 전위차 에 기인 하 여 게이트 절 연막 ( 114 ) 에 전하 가 포획 되 는 현상 을 원천 적 으로 방지 할 수 있 다 .