몇몇 실시 예 에 따른 저항성 메모리 셀 어레이 는 도 4 에 도시 된 것 과 같이 , 3 차원 적층 구조 를 가질 수 도 있 다 . 3 차원 적층 구조 는 다수 의 저항성 메모리 셀 레이어 ( 111 _ 1 ~ 111 _ 8 ) 가 수직 으로 적층 된 형태 를 의미 한다 . 도면 에서 는 8 개 의 저항성 메모리 셀 레이어 ( 111 _ 1 ~ 111 _ 8 ) 가 적층 된 것 을 예 로 들 고 있 으나 , 이 에 한정 되 는 것 은 아니 다 . 여기 서 , 각 저항성 메모리 셀 레이어 ( 111 _ 1 ~ 111 _ 8 ) 는 다수 의 저항성 메모리 셀 그룹 및 / 또는 다수 의 리 던 던 시 메모리 셀 그룹 을 포함 할 수 있 다 . 저항성 메모리 셀 어레이 가 3 차원 적층 구조 일 경우 , 각 저항성 메모리 셀 레이어 ( 111 _ 1 ~ 111 _ 8 ) 는 도 2 에 도시 된 크로스 포인트 구조 일 수 있 으나 , 이 에 한정 되 는 것 은 아니 다 .