반도체 웨이퍼 로부터 박막 단결정 반도체 층 의 박리 를 포함 하 는 프로세서 에 의해 제조 된 인접 하 는 SOI 층 들 사이 의 접합부 위 에 TFT 가 형성 되 는 것 을 방지 할 수 있 는 새로운 TFT 배치 가 제공 된다 . 이 TFT 배치 는 , 다른 화소 에 각각 속하 는 복수 의 TFT 가 주사선 과 신호선 의 교 차부 에 근접 해서 모여 배치 되 는 것 을 구조 를 갖 는 것 을 특징 으로 한다 . 이 와 같 은 구조 는 , 모든 TFT 가 일정 한 간격 으로 배치 되 는 종래 의 TFT 배치 에서 의 인접 하 는 TFT 들 사이 의 간격 에 비해 , 복수 의 TFT 가 설치 되 는 영역 들 사이 의 간격 을 매우 크 게 할 수 있 게 한다 . 이 와 같 은 배치 에 의해 접합부 위 에 TFT 를 형성 하 는 것 을 회피 할 수 있 으므로 , 무시 해도 되 는 양 의 표시 불량 을 갖 는 표시 장치 를 제조 할 수 있 게 한다 .