게이트 절연 층 ( 402 ) 은 , 플라 즈 마 CVD 법 또는 스퍼터링 법 등 을 사용 하 여 , 산화 실리콘 층 , 질화 실리콘 층 , 산화 질화 실리콘 층 , 질화 산화 실리콘 층 , 산화알루미늄 층 , 질화알루미늄 층 , 산화 질화알루미늄 층 , 질화 산화알루미늄 층 , 또는 산화 하프늄 층 을 단층 으로 또는 적층 하 여 형성 할 수 있 다 . 예 를 들 어 , 제 1 게이트 절연 층 으로서 플라 즈 마 CVD 법 에 의해 막 두께 50 ㎚ 이상 200 ㎚ 이하 의 질화 실리콘 층 ( SiNy ( y > 0 ) ) 을 형성 하 고 , 제 1 게이트 절연 층 위 에 제 2 게이트 절연 층 으로서 막 두께 5 ㎚ 이상 300 ㎚ 이하 의 산화 실리콘 층 ( SiOx ( x > 0 ) ) 을 적층 하 고 , 합계 막 두께 200 ㎚ 의 게이트 절연 층 으로 한다 .