도 8 은 본 개시 의 다수 의 실시 예 에 따라 도 7 에 도시 된 복수 의 공유 I / O 라인 ( 755 - 1 및 755 - 2 ) 의 데이터 경로 에서 컴퓨팅 유닛 ( 460 / 660 ) 회로 에 의해 구현 되 는 선택 가능 한 논리 연산 결과 를 나타내 는 논리 표 이 다 . 상보 적 공유 I / O 라인 상 에 존재 하 는 특정 데이터 값 과 함께 4 개 의 로직 선택 제어 신호 ( 예 를 들 어 , TF , TT , FT 및 FF ) 는 컴퓨팅 유닛 ( 460 / 660 ) 회로 의 감지 증폭기 ( 706 ) ( 가령 , 1 차 래치 ) 및 컴퓨팅 구성 요소 ( 731 ) ( 가령 , " 2 차 래치 ) 에 저장 된 시작 데이터 값 ( "" A "" 및 "" B "") 의 포함 을 구현 하 도록 복수 의 논리 연산 중 하나 를 선택 하 는 데 사용 될 수 있 다 . 상보 적 공유 I / O 라인 상 에 존재 하 는 특정 데이터 값 과 함께 4 개 의 제어 신호 는 패스 게이트 ( 707 - 1 및 707 - 2 ) 및 스왑 트랜지스터 ( 742 ) 의 연속 성 을 제어 하 며 ", 이 는 차례 로 파이어 링 전 / 후 에 컴퓨팅 구성 요소 ( 731 ) 및 / 또는 감지 증폭기 ( 706 ) 의 데이터 값 에 영향 을 미친다 . 스왑 트랜지스터 ( 742 ) 의 연속 성 을 선택 적 으로 제어 하 는 능력 은 무엇 보다 도 역 데이터 값 ( 예 를 들 어 , 역 피연산자 및 / 또는 역 결과 ) 을 포함 하 는 논리 연산 을 구현 하 는 것 을 용이 하 게 한다 .