종래 기술 은 다수 의 ASIC 들 과 FPGA , CPLD 들 이 바운더리 스캔 ( Boundary Scan ) 기능 을 가지 고 있 는 데 도 불구 하 고 , 제 이택 데이지 체인 ( JTAG Daisy Chain ) 을 효율 적 으로 구성 하 지 않 고 있 으므로 보드 상 에 테스트 지점 ( Point ) 들 의 수 를 대폭 제거 할 수 없 게 된다 .