본 발명 의 일 실시 예 에 따른 반도체 집 적 회로 장치 에서 는 제 1 마스크 패턴 ( 221 ) 의 양 측벽 에 제 2 마스크 패턴 ( 222 ) 이 형성 되 므로 , 마스크 패턴 ( 220 ) 의 폭 ( m + 2 n ) 및 배선 ( 210 ) 의 폭 ( W ) 이 제 1 마스크 패턴 ( 221 ) 만 을 사용 할 때 보다 제 2 마스크 패턴 ( 222 ) 의 폭 ( 2 n ) 만큼 넓 어 지 게 된다 . 따라서 , 인접 한 콘 택 사이 의 간격 이 좁 아 지 게 되 어 , 인접 하 는 콘 택 ( 260 ) 이 전기 적 으로 연결 되 는 브릿지 의 발생 을 줄일 수 있 다 .