도 2 h 를 참조 하 면 , 상기 도 2 f 의 결과물 상부 에 게이트 마스크 를 위치 하 고 , 이 를 식각 마스크 로 게이트 하드 마스크 층 ( 490 ) 과 게이트 도전 층 ( 462 ) 을 식각 하 여 게이트 전극 ( 464 ) 과 게이트 하드 마스크 층 패턴 ( 492 ) 의 적층 구조 를 포함 한 게이트 구조물 ( 496 ) 을 형성 한다 . 이후 , 게이트 구조물 ( 496 ) 의 측벽 에 게이트 스 페이서 ( 미 도시 ) 를 형성 하 여 셀 영역 ( 4000 a ) 에 트랜지스터 ( 400 T ) 와 주변 회로 영역 ( 4000 b ) 에 레저 부아 커패시터 ( 400 C ) 를 형성 한다 .