도 4 에 도시 한 바 와 같이 , 포토 다이오드 영역 과 트랜지스터 영역 으로 정의 된 p ++ 형 도전 형 반도체 기판 ( 101 ) 에 형성 되 는 p - 형 에 피층 ( 102 ) 과 , 상기 반도체 기판 ( 101 ) 의 액티브 영역 을 정의 하 기 위해 필드 영역 에 형성 되 는 소자 격리 막 ( 103 ) 과 , 상기 반도체 기판 ( 101 ) 의 액티브 영역 에 게이트 절 연막 ( 106 ) 을 개재 하 여 형성 되 는 게이트 전극 ( 107 ) 과 , 상기 게이트 전극 ( 107 ) 일 측 의 포토 다이오드 영역 에 형성 되 는 저 농도 n - 형 확산 영역 ( 109 ) 과 , 상기 게이트 전극 ( 107 ) 타 측 의 트랜지스터 영역 에 형성 되 는 고농도 n + 형 확산 영역 ( 112 ) 과 , 상기 게이트 전극 ( 107 ) 양측 의 반도체 기판 ( 101 ) 상 에 상기 게이트 전극 ( 107 ) 보다 낮 은 두께 를 갖 고 형성 되 는 절 연막 ( 104 ) 과 , 상기 게이트 전극 ( 107 ) 의 양 측면 에 형성 되 는 옥사이드 막 으로 이루어진 절 연막 측벽 ( 110 ) 을 포함 하 여 구성 되 어 있 다 .