제 2 층간 절 연막 ( 115 ) 을 식각 ( etching ) 하 여 제 2 박막 트랜지스터 ( 300 ) 의 제 2 반도체 패턴 ( 310 ) 을 노출 하 기 위한 컨 택 홀 을 형성 할 수 있 다 . 예 를 들 면 , 제 2 층간 절 연막 ( 115 ) 에 는 제 2 반도체 패턴 ( 310 ) 의 제 2 소스 영역 ( 310 S ) 및 제 2 드레 인 영역 ( 310 D ) 을 노출 하 는 컨 택 홀 이 형성 될 수 있 다 .