제 1 및 제 2 화소 들 ( PXL 1 , PXL 2 ) 각각 의 화소 회로 ( 144 ) 는 제 1 내지 제 7 트랜지스터 ( T 1 ~ T 7 ) , 제 1 및 제 2 커패시터 ( C 1 , C 2 ) 를 포함 할 수 있 다 . 제 1 화소 ( PXL 1 ) 의 제 7 트랜지스터 ( T 7 ) 의 제 7 드레 인 전극 ( DE 7 ) 은 게이트 절연 층 ( GI ) , 제 1 및 제 2 층간 절연 층 ( IL 1 , IL 2 ) 을 관통 하 는 제 27 컨 택 홀 ( CH 27 ) 을 통해 제 2 화소 ( PXL 2 ) 에 제공 된 초기 화 전원 라인 ( IPL ) 에 연결 될 수 있 다 . 이 에 따라 , 제 1 화소 ( PXL 1 ) 의 제 7 트랜지스터 ( T 7 ) 는 제 2 화소 ( PXL 2 ) 의 제 4 a 트랜지스터 ( T 4 a ) 에 전기 적 으로 연결 될 수 있 다 .