근년 , 반도체 회로 등 의 분야 에 있 어서 소형 화 의 요구 가 높 아 지 고 있 고 , 그 요구 에 대응 하 기 위해 반도체 회로 는 그 의 칩 사이즈 에 가까운 패키지 ( Chip Size Package ) 에 실장 되 는 경우 가 있 다 . 칩 사이즈 패키지 를 실현 하 는 수단 의 하나 로서 , 웨이퍼 레벨 로 접합 하 여 단편 화 하 는 웨이퍼 레벨 패키지 ( Wafer Level Package , 이하 , WLP 라 약칭 하 는 경우 가 있 다 . ) 라고 불리 는 패키지 방법 이 제안 되 어 있 다 . WLP 는 저 비용 화 , 소형 화 에 기여 할 수 있 기 때문 에 주목 받 고 있 다 . WLP 는 , 전극 이 형성 된 회로 기판 상 에 페이스 다운 으로 실장 된다 .