도 2 를 참조 하 면 , 인접 게이트 효과 를 감소 시키 는 반도체 소자 는 , 소자 분리 막 ( 102 ) 이 형성 된 기판 ( 101 ) 에 자신 의 하부 가 매립 된 복수 개 의 게이트 ( RG 3 , RG 4 ) 와 이웃 하 는 게이트 ( RG 3 , RG 4 ) 간 의 인접 게이트 효과 를 감소 시키 기 위해 적어도 게이트 ( RG 3 , RG 4 ) 의 저부 만큼 확장 된 접합 영역 ( 104 ) 을 포함 한다 . 여기 서 접합 영역 ( 104 ) 은 게이트 ( RG 3 , RG 4 ) 의 타 측 에 도 형성 된다 .