그리고 , 처리 회로 ( 20 ) 에서 측정 되 는 기준 클록 의 듀티 비 가 소정 의 값 ( 예 를 들 어 , 50 %) 이 되 도록 , 기울기 조정부 ( 40 ) 에서 의 전연 및 후연 의 기울기 조정 량 을 조정 한다 . 이러 한 처리 에 의해 , 피 시험 디바이스 ( 200 ) 에서 처리 회로 ( 20 ) 까지 의 전송로 에 생기 는 전연 및 후연 의 타이밍 오 차 를 보정 할 수 있 다 . 더욱이 , 샘플링 부 ( 26 ) 의 셋 업 / 홀드 특성 에 수반 하 는 전연 타이밍 및 후연 타이밍 의 측정 오차 도 동시 에 보정 할 수 있 다 .