도 1 을 참조 하 면 , 멀티 스레드 프로세서 ( 100 ) 가 도시 되 어 있 다 . 특정 예시 적 인 실시 예 에서 , 멀티 스레드 프로세서 ( 100 ) 는 디지털 신호 프로세서 일 수 있 다 . 멀티 스레드 프로세서 ( 100 ) 는 명령 큐 ( 134 ) 를 갖 는 메모리 ( 102 ) , 메모리 버스 ( 106 ) , 시 퀀서 ( sequencer ) 유닛 ( 104 ) , 다수 의 실행 유닛 들 ( 108 - 114 ) , 제 1 버스 ( 118 ) , 통합 레지스터 파일 ( 116 ) , 및 제 2 버스 ( 120 ) 를 포함 한다 . 시 퀀서 ( 104 ) 는 제어 레지스터 ( 160 ) 에 연결 된다 . 시 퀀서 ( 104 ) 는 범용 인터럽트 레지스터 파일 ( 162 ) 및 공유 된 인터럽트 제어기 ( 164 ) 를 포함 한다 . 메모리 ( 102 ) 는 제 2 버스 ( 120 ) 에 연결 되 고 시 퀀서 ( 104 ) 도 또한 제 2 버스 ( 120 ) 에 연결 된다 .