이상 , 제 2 실시 형태 에서 도 , 전술 한 제 1 실시 형태 와 마찬가지 의 효과 를 얻 을 수 있 다 . 또한 , 이 실시 형태 에서 는 , 방전 공간 DS 상 에 형성 된 돌기 부 Ap 와 투명 전극 Yt 간 에서 방전 을 발생 시키 기 때문 에 , 어 드레스 기간 에 인가 하 는 전압 , 예 를 들 면 , 도 7 에 도시 한 전압 Vsa 를 작 게 할 수 있 다 . 이 결과 , 어 드레스 전극 AE 의 드라이버 회로 ( 예 를 들 면 , 도 6 에 도시 한 어드레스 드라이버 ADRV ) 의 소비 전력 을 저감 할 수 있 다 . 또한 , 전압 Vsa 를 작 게 함 으로써 , 인접 하 는 셀 C 1 에서 의 오 방전 의 발생 을 더 저감 할 수 있 다 . 또한 , 어 드레스 전극 AE 와 전극 YE 간 에 , 제 1 실시 형태 와 동일 한 전압 ( 예 를 들 면 , 도 7 에 도시 한 전압 Vsa 와 전압 - Vs / 2 의 차 ) 을 인가 한 경우 , 방전 개시 전압 이 제 1 실시 형태 에 비해 낮 기 때문 에 , 어 드레스 방전 을 확실 하 게 발생 시킬 수 있 다 .