본 발명 의 다른 실시 예 에 따른 반도체 소자 는 기판 상 에 형성 된 파이프 채널 층 과 , 파이프 채널 층 과 파이프 채널 층 상부 에 위치 한 비트 라인 을 연결 하 기 위해 이 들 사이 에 형성 된 제 1 수직 채널 층 과 , 파이프 채널 층 과 파이프 채널 층 상부 에 위치 한 소스 라인 을 연결 하 기 위해 이 들 사이 에 형성 된 제 2 수직 채널 층 과 , 제 1 수직 채널 층 , 제 2 수직 채널 층 및 파이프 채널 층 을 감싸 도록 형성 된 전하 저 장막 을 포함 하 는 다층막 과 , 다층막 을 손상 으로부터 보호 하 기 위해 다층막 을 감싸 도록 형성 된 절연성 베리 어막 과 , 절연성 베리 어막 과 다층막 이 피복 된 제 1 수직 채널 층 이 관통 하 도록 형성 된 다수 의 제 1 도전 층 들 , 및 절연성 베리 어막 과 다층막 이 피복 된 제 2 수직 채널 층 이 관통 하 도록 형성 된 다수 의 제 2 도전 층 들 을 포함 한다 .