이 와 같이 , 일부 예 에서 , 제 3 스테이지 ( 102 C ) 는 디지털 제어기 ( 114 ) 로부터 제어 신호 ( cs ) 를 수신 하 고 아날로그 전압 신호 ( 예 를 들 어 , 전압 감지 ) 와 관련 된 파워 서플라이 도메인 ( Vdd _ core ) 에서 서플라이 전압 라인 ( 120 ) 상 으로 전류 를 주입 할 수 있 는 제 1 iDAC ( 116 A ) ( 예 를 들 어 , ipDAC ) 를 포함 할 수 있 다 . 또한 , 다양 한 경우 에 , 제 3 스테이지 ( 102 C ) 는 디지털 제어기 ( 114 ) 로부터 제어 신호 ( cs ) 를 수신 하 고 아날로그 전압 신호 ( 예 를 들 어 , 전압 감지 ) 와 관련 된 파워 서플라이 도메인 ( Vdd _ core ) 내 의 서플라이 전압 라인 ( 120 ) 으로부터 전류 를 싱 킹 할 수 있 는 제 2 iDAC ( 116 B ) ( 예 를 들 어 , inDAC ) 를 포함 할 수 있 다 . 이 와 같이 , 이 경우 에 , 제 3 스테이지 ( 102 C ) 는 아날로그 전압 신호 ( 예 를 들 어 , 전압 감지 ) 의 오버 슈트 를 억제 하 기 위해 파워 서플라이 도메인 ( 예 를 들 어 , Vdd _ core ) 으로부터 전류 를 싱 킹 할 수 있 다 . 또한 , 제 2 스테이지 ( 102 B ) 및 / 또는 제 3 스테이지 ( 102 C ) 는 파워 서플라이 도메인 ( 예 를 들 어 , Vdd _ core ) 을 더 높 은 전압 서플라이 ( 예 를 들 어 , Vhv ) 으로부터 격리 시키 도록 구성 될 수 있 다 .