데이터 압축 선택 신호 ( TPARAX 1 ) 가 디스 에이블 된 저압 축 모드 의 동작 을 DQ 0 < 0 > 측 과 관련 하 여 보 면 , 데이터 압축 선택 신호 ( TPARAX 1 ) 가 디스 에이블 되 어 있 기 때문 에 제 2 낸드 게이트 ( NA 17 , 18 , 19 , 21 , 22 , 23 , 25 , 26 , 27 , 29 , 30 , 31 ) 는 항상 ' 하이 ' 를 출력 한다 . 따라서 제 3 낸드 게이트 ( NA 33 , 35 , 37 , 39 ) 의 출력 은 항상 ' 로우 ' 가 되 고 , 제 3 낸드 게이트 ( NA 32 , 34 , 36 , 38 ) 와 노아 게이트 ( NO 00 ~ 03 ) 는 인버터 로 동작 하 게 된다 . 즉 , 제 1 낸드 게이트 ( NA 16 , 20 , 24 , 28 ) 의 출력 만 이 입출력 라인 ( GIO _ 00 ~ 07 ) 의 논리 상태 에 따라 DQ 0 < 0 > 까지 전달 된다 . 이 는 고압축 부 ( 도 4 ) 가 도 2 의 점선 위 의 부분 과 동일 하 게 즉 , 저 압축 부 와 동일 하 게 동작 한다는 것 을 의미 한다 . ( 본 발명 의 제 2 압축 부 는 도 4 + 도 2 의 점선 아래 부분 이 므로 , 도 4 가 도 2 의 점선 위 부분 과 동일 하 게 동작 하 면 , 본 발명 의 제 2 압축 부 전체 가 도 2 의 제 2 압축 부 전체 와 동일 하 게 동작 함 을 의미 한다 . ) 이 경우 에 는 DQ 0 ~ 3 4 개 의 핀 으로 병렬 테스트 를 실시 하 게 된다 . ( 4 개 의 핀 으로 4 클럭 에 나누 어 출력 )