본 발명 의 실시 예 에 따른 반도체 소자 는 전계 효과 트랜지스터 ( field effect transistor ; FET ) 를 포함 할 수 있 으며 , 활성 패턴 ( 110 ) 은 전계 효과 트랜지스터 의 채널 영역 에 해당 할 수 있 다 . 제 1 소오 스 / 드레 인 영역 ( SD 1 ) 은 전계 효과 트랜지스터 의 소오 스 영역 및 드레 인 영역 중 어느 하나 에 해당 할 수 있 고 , 제 2 소오 스 / 드레 인 영역 ( SD 2 ) 은 전계 효과 트랜지스터 의 소오 스 영역 및 드레 인 영역 중 다른 하나 에 해당 할 수 있 다 . 일 예 로 , 전계 효과 트랜지스터 는 수직 형 전계 효과 트랜지스터 ( vertical FET ) 일 수 있 다 .