한편 , 반도체 메모리 장치 는 고집 적 , 고 성능 및 저 전력화 를 지속 적 으로 추구 하 고 있 다 . 반도체 메모리 장치 가 고집 적 화 됨 에 따라 칩 ( chip ) 내 에 구성 되 는 소자 들 의 크기 는 점점 작아지 고 있 고 , 디자인 룰 또한 감소 하 고 있 다 . 그 결과 , 소자 들 의 항복 전압 은 일정 레벨 이상 증가 되 지 못하 는 한계 를 갖 게 되 었 다 . 항복 전압 이 증가 되 지 않 는다는 것 은 , 소자 의 출력 예컨대 챠 지 펌프 로부터 발생 된 고전압 이 목표 로 하 는 전압 보다 낮 은 레벨 로 클램 핑 된다는 것 을 의미 한다 . 낮 아 진 고전압 은 플래시 메모리 장치 의 안정 적 인 동작 을 보장 하 지 못하 는 문제 를 야기 한다 . 따라서 , 항복 전압 에 영향 을 받 지 않 고 원 하 는 레벨 의 고전압 을 얻 을 수 있 는 방안 이 절실히 요구 된다 .