본 발명 은 반도체 소자 의 금속 배선 형성 방법 에 관한 것 으로 , 반도체 기판 상부 에 제 1 절 연막 을 형성 하 는 단계 와 , 상기 제 1 절 연막 상부 에 식각 정지 막 을 형성 하 는 단계 와 , 상기 식각 정지 막 상부 에 제 2 절 연막 을 형성 하 는 단계 와 , 상기 제 2 절 연막 , 상기 식각 정지 막 및 상기 제 1 절 연막 을 식각 하 여 콘 택 홀 을 형성 하 는 단계 와 , 상기 콘 택 홀 을 포함 하 는 전체 구조 상부 에 도전 물질 을 형성 하 여 상기 콘 택 홀 내부 에 콘 택 플러그 를 형성 하 는 단계 와 , 상기 제 2 절 연막 을 식각 하 여 상기 콘 택 플러그 를 노출 시키 는 트렌치 를 형성 하 는 단계 및 상기 트렌치 내부 에 금속 배선 을 형성 하 는 단계 를 포함 하 기 때문 에 , 금속 배선 사이 의 캐 패 시턴 스 를 감소 시킬 수 있 다 .