도 1 a 은 일반 적 인 낸드 ( NAND ) 형 플래시 메모리 에 구비 되 는 메모리 셀 구조 를 나타내 는 회로도 이 다 . 도 1 a 에 는 , 다수 의 워드 라인 ( WL 11 내지 WL 14 ) 및 다수 의 메모리 셀 들 ( M 11 ~ M 14 ) 이 도시 되 며 , 상기 다수 의 메모리 셀 들 ( M 11 ~ M 14 ) 은 선택 용 트랜지스터 들 ( ST 1 , ST 2 ) 과 함께 스트링 ( string ) 구조 를 이루 고 , 비트 라인 ( BL ) 과 접지 전압 ( VSS ) 사이 에 직렬 로 연결 된다 . 적 은 셀 전류 를 사용 하 므로 , 낸드 ( NAND ) 형 의 불휘발성 반도체 메모리 장치 는 , 1 개 의 워드 라인 에 연결 된 모든 메모리 셀 에 대한 프로그램 ( program ) 을 1 번 의 프로그램 동작 에서 수행 한다 .