상기 게이트 전극 ( 210 ) 을 포함 하 는 제 1 기판 ( 200 ) 상 에 게이트 절 연막 ( 215 ) 이 위치 한다 . 상기 게이트 절 연막 ( 215 ) 상 에 게이트 전극 ( 210 ) 과 일정 영역 이 대응 되 도록 반도체 층 ( 220 ) 이 위치 하 며 , 반도체 층 ( 220 ) 의 일정 영역 상 에 소오 스 전극 및 드레 인 전극 ( 230 a , 230 b ) 이 위치 한다 .