판독 동안 , 시스템 의 동작 은 상태 머신 ( 112 ) 의 제 어하 에 있 게 되 는데 , 상태 머신 ( 112 ) 은 서로 다른 제어 게이트 전압 들 을 어 드레싱 된 저장 소자 에 공급 하 는 것 을 제어 한다 . 메모리 에 의해 지원 되 는 다양 한 메모리 상태 들 에 대응 하 는 다양 한 소정 의 제어 게이트 전압 들 에 대해 스텝 핑 ( stepping ) 을 행함 에 따라 , 감지 모듈 ( 180 ) 은 이러 한 전압 들 중 하나 에서 트립 핑 ( tripping ) 할 수 있 고 , 대응 하 는 출력 이 버스 ( 172 ) 를 통해 감지 모듈 ( 180 ) 로부터 프로세서 ( 192 ) 에 제공 된다 . 이때 , 프로세서 ( 192 ) 는 , 입력 라인 들 ( 193 ) 을 통해 상태 머신 으로부터 의 가해진 제어 게이트 전압 에 대한 정보 및 감지 모듈 의 트립 핑 이벤트 ( 들 ) 를 고려 함 으로써 , 그 결과 적 인 메모리 상태 를 결정 한다 . 그 다음 에 , 프로세서 ( 192 ) 는 메모리 상태 에 대한 바이너리 인코딩 을 컴퓨팅 ( computing ) 하 고 그 결과 값 인 데이터 비트 들 을 데이터 래치 들 ( 194 - 197 ) 에 저장 한다 . 관리 회로 ( 190 ) 의 또 다른 예 에서 , 비트 라인 래치 ( 182 ) 는 2 가지 역할 을 하 는 바 , 즉 감지 모듈 ( 180 ) 의 출력 을 래치 하 는 래치 로서 의 역할 과 , 앞서 설명 된 바 와 같 은 비트 라인 래치 로서 의 역할 을 모두 한다 .