제 1 및 제 2 내부 리드 본딩 영역 ( A 1 , A 2 ) 사이 의 영역 ( 190 ) 은 종래 에 는 활용 되 지 못하 였으나 , 본 실시 예서 는 반도체 칩 ( 150 ) 내부 에 형성 되 는 회로 패턴 ( 160 ) 의 일부 로서 활용 된다 . 예 를 들 어 , 기판 ( 110 ) 의 영역 ( 190 ) 에 는 구리 와 같 은 금속 또는 전도성 물질 로 구성 된 Y 방향 과 대체로 직교 하 는 X 방향 으로 연장 된 제 3 리드 ( 125 ) 이 마련 될 수 있 다 .