또한 , 감지 부 ( 42 ) 에서 , 전원 전압 VDD 은 NMOS 트랜지스터 ( NM 3 ) 와 저항 ( R 2 ) 에 의해 분배 되 고 , 상기 분배 된 전압 이 인버터 ( INV 2 ) 에 구비 되 는 PMOS 트랜지스터 ( 도시 되 지 않 음 ) 와 NMOS 트랜지스터 ( 도시 되 지 않 음 ) 중 어느 하나 를 턴 온 시킴 으로써 , 하이 또는 로우 레벨 의 신호 가 노아 게이트 ( NR 1 ) 의 두 입력 단자 중 나머지 하나 로 입력 된다 .