차지 쉐 어 회로 ( 116 ) 는 소스 출력 인 에이블 신호 ( SOE ) 의 하이 논리 기간 동안 이 웃 한 데이터 출력 채널 들 을 단락 ( short ) 시켜 이웃 한 데이터 전압 들 의 평균값 을 차지 쉐 어 전압 으로 출력 하 거나 , 소스 출력 인 에이블 신호 ( SOE ) 의 하이 논리 기간 동안 데이터 출력 채널 들 에 공통 전압 ( Vcom ) 을 공급 하 여 정극성 데이터 전압 과 부극 성 데이터 전압 의 급격 한 변화 를 줄인다 .