도 7 을 더 참조 하 면 , 제 1 구간 ( A ) 에서 비 선택 비트 라인 ( BL < 1 >) 의 비 선택 스트링 들 ( 210 , 220 , 240 ) 및 선택 비트 라인 ( BL < 2 >) 의 비 선택 스트링 들 ( 310 , 320 , 340 ) 에 대응 하 는 스트링 선택 라인 들 및 접지 선택 라인 들 ( SSL < 0 >, SSL ( 1 >, SSL < 3 >, GSL < 0 >, GSL ( 1 >, GSL < 3 >; Unsel _ SSLs & GSLs ) 에 제 1 프리 펄스 ( VPRE ) 가 제공 될 수 있 다 . 제 1 구간 ( A ) 에서 는 이 와 동시 에 , 비 선택 워드 라인 들 ( WL < 0 >, WL < 2 >, WL < 3 >) 에 리드 패스 전압 ( VRP ) 이 제공 될 수 있 으며 , 선택 워드 라인 ( WL < 1 >) 에 프로그램 상태 의 검증 을 위한 리드 전압 ( VREAD ) 이 인가 될 수 있 다 . 제 1 구간 ( A ) 에서 비 선택 비트 라인 ( BL < 1 >) 의 비 선택 스트링 들 ( 210 , 220 , 240 ) 에 대응 하 는 스트링 선택 라인 들 및 접지 선택 라인 들 ( SSL < 0 >, SSL ( 1 >, SSL < 3 >, GSL < 0 >, GSL ( 1 >, GSL < 3 >; Unsel _ SSLs & GSLs ) 에 제공 된 제 1 프리 펄스 ( VPRE ) 에 의하 여 , 비 선택 스트링 들 ( 210 , 220 , 240 ) 이 비 선택 비트 라인 ( BL < 1 >) 과 공통 소스 라인 ( CSL ) 과 전기 적 으로 연결 됨 으로써 부스 팅 채널 ( BC ) 의 전하 가 비트 라인 방향 으로 제거 되 거나 , 공통 소스 라인 방향 으로 제거 될 수 있 다 .