도 6 a 는 종래 의 트랜지스터 의 전기 적 특성 을 도시 한 그래프 이 다 . 도 6 b 는 본 발명 의 일 실시 예 에 따른 트랜지스터 의 전기 적 특성 을 도시 한 그래프 이 다 . 도 6 b 에서 는 본 발명 의 일 실시 예 에서 와 같이 , 반도체 패턴 에 중첩 하 는 배리어 패턴 이 배치 되 고 , 배리어 패턴 상 에 제어 전극 이 배치 된 트랜지스터 의 전기 적 특성 을 도시 하 였 다 . 도 6 a 에서 는 배리어 패턴 이 생략 된 종래 의 트랜지스터 의 전기 적 특성 을 도시 하 였 다 .