전기 회로 ( 108 ) 는 일반 적 으로 도전 성 또는 저항성 인터 커넥터 들 , 인터 커넥트 층 들 , 전기 적 컴포넌트 들 또는 플라스틱 막 ( 106 ) 의 표면 상 에 형성 될 수 있 는 다른 구조 들 을 지칭 할 수 있 다 . 각종 실시 예 들 에서 , 전기 회로 ( 108 ) 의 처리 는 표준 반도체 처리 와 거의 유사 할 수 있 다 . 이러 한 전기 회로 ( 108 ) 처리 는 예 를 들 어 도전 성 또는 저항성 막 들 의 퇴적 , 포 토리 소 그래픽 패 터닝 , 에칭 또는 플라스틱 - 적층 된 기판 ( 100 ) 의 표면 상 에 회로 ( 108 ) 를 형성 하 기 위해 사용 될 수 있 는 임의 의 다른 적절 한 처리 를 포함 할 수 있 다 . 일부 실시 예 들 은 현재 그리고 장래 의 처리 기술 들 에 대해 스케일링 가능 하 지만 , 종래 의 처리 기술 들 을 이용 한 일부 실시 예 들 은 전기 회로 ( 108 ) 의 요소 들 간 에 대략 8 마이크로미터 의 간격 을 갖 는 대략 6 마이크로미터 폭 의 전기 회로 ( 108 ) 를 포함 할 수 있 다 . 그러나 , 임의 의 적절 한 치수 및 간격 이 이용 될 수 있 는데 , 예 를 들 어 , 10 마이크로미터 이하 의 폭 들 을 갖 는 전기 회로 ( 108 ) 또는 대략 2 마이크로미터 내지 50 마이크로미터 이상 ( 예 를 들 어 , 100 마이크로미터 , 500 마이크로미터 등 ) 의 범위 내 에 있 는 폭 들 및 대략 2 마이크로미터 이상 ( 예 를 들 어 10 마이크로미터 , 50 마이크로미터 , 100 마이크로미터 등 ) 의 전기 회로 ( 108 ) 요소 들 사이 의 간격 을 갖 는 전기 회로 ( 108 ) 를 포함 할 수 있 다 . 전기 회로 ( 108 ) 처리 의 완료시 , 플라스틱 막 ( 106 ) 은 도 1 C 에 도시 된 바 와 같이 기판 ( 100 ) 으로부터 분리 된다 .