본 발명 은 밴드 갭 기준 전압 발생 회로 에 관한 것 으로 , 하 한 전압 에 연결 되 며 , 각각 의 에 미터 와 베이스 전압 의 차이 를 이용 하 여 기준 전압 을 생성 하 는 적어도 두 개 의 바이 폴라 트랜지스터 와 , 바이 폴라 트랜지스터 로부터 반전 및 비반전 되 어 입력 되 는 기준 전압 에 따라 일정 전압 을 출력 하 는 연산 증폭기 와 , 소스 가 상한 전압 에 연결 되 어 바이 폴라 트랜지스터 로 기준 전류 를 공급 하 는 제 1 PMOS 트랜지스터 와 , 소스 가 상한 전압 에 연결 되 어 바이 폴라 트랜지스터 로 기준 전류 를 공급 하 되 , 밴드 갭 기준 전압 발생 회로 가 휴면 모드 일 때 턴 - 온 되 어 연산 증폭기 의 출력 이 제 1 설정 값 으로 차징 되 도록 하 여 제 1 PMOS 트랜지스터 를 턴 - 오프 시키 는 제 2 PMOS 트랜지스터 와 , 소스 가 상한 전압 에 연결 되 는 제 3 PMOS 트랜지스터 와 , 소스 가 상한 전압 에 연결 되 며 , 게이트 가 제 3 PMOS 트랜지스터 의 드레 인과 연결 되 어 밴드 갭 기준 전압 발생 회로 가 휴먼 모드 에서 동작 모드 로 전환 시 에 턴 - 온 되 는 제 4 PMOS 트랜지스터 와 , 소스 가 하 한 전압 에 , 드레 인 이 제 4 PMOS 트랜지스터 의 드레 인과 연결 되 며 , 제 4 PMOS 트랜지스터 의 턴 - 온 동작 에 따라 턴 - 오프 되 어 드레 인 전압 이 제 1 설정 값 으로 차징 되 도록 하 는 제 1 NMOS 트랜지스터 와 , 드레 인 이 연산 증폭기 에 , 게이트 가 제 1 NMOS 트랜지스터 의 드레 인 에 연결 되 며 , 제 1 NMOS 트랜지스터 의 드레 인 전압 이 차징 됨 에 따라 턴 - 온 되 어 연산 증폭기 의 출력 이 제 1 설정 값 에서 제 2 설정 값 으로 디스 차징 되 도록 하 는 제 2 NMOS 트랜지스터 를 포함 한다 . 본 발명 에 의하 면 , 밴드 갭 기준 전압 발생 회로 의 휴면 모드 에서 동작 모드 로 의 전환 시 안정 된 스타트 - 업 을 수행 함 으로써 빠른 시간 내 에 안정 된 출력 전압 을 얻 을 수 있 다 . 또한 , 연산 증폭기 내 의 두 입력 트랜지스터 가 1 % 이상 의 미스 매치 를 가지 고 공정 상 에서 구현 되 더라도 일정 한 밴드 갭 출력 전압 을 발생 시킬 수 있 으며 , 밴드 갭 출력 의 안정 성 을 향상 시킬 수 있 다 . 또한 , 연산 증폭기 입력단 의 저항 과 바이 폴라 트랜지스터 가 30 % 미스 매치 를 가지 고 공정 상 에서 구현 되 더라도 밴드 갭 회로 가 휴면 모드 에서 동작 모드 로 전환 시 빠른 시간 내 에 웨이크 - 업 ( Wake - up ) 할 수 있 다 .