상기 한 기술 적 과제 를 달성 하 기 위한 본 발명 의 일 실시 예 에 의한 프리넷 장치 는 제 1 마스터 와 통신 가능 하 며 상기 제 1 마스터 로부터 의 제 1 관리 및 제 어 신호 를 입력 받 는 디바이스 넷 트랜 시버 와 , 제 2 마스터 와 통신 가능 하 며 상기 제 2 마스터 로부터 의 제 2 관리 및 제 어 신호 를 입력 받 는 이더넷 트랜 시버 와 , 적어도 하나 이상 의 슬레이브 와 연결 되 는 슬레이브 입출력 부 와 , 상기 디바이스 넷 트랜 시버 및 이더넷 트랜 시버 로부터 입력 되 는 상기 각각 의 관리 및 신호 를 연산 처리 하 여 상기 슬레이브 입출력 부 로 출력 하 고 , 상기 슬레이브 입출력 부 로부터 입력 되 는 데이터 를 연산 처리 하 여 상기 디바이스 넷 트랜 시버 및 이더넷 트랜 시버 에 상응 하 는 각각 의 데이터 로 변환 하 여 출력 하 는 프로세서 를 포함 한다 .