웨스턴 디지털 , 개방 형 표준 인터페이스 및 RISC - V 프로세서 개발 위한 혁신 대거 공개 > 뉴스 | 브레인 박스 
 웨스턴 디지털 , 개방 형 표준 인터페이스 및 RISC - V 프로세서 개발 위한 혁신 대거 공개 > 뉴스 
 양효 정기 자 조회 107 회 댓글 0 건 작성 일 19 - 02 - 18 14 : 32 
 양 효정 기자 작성 일시 18 - 12 - 06 09 : 17 기사 승인 18 - 12 - 06 09 : 30 조회 462 회 댓글 0 건 
 코어 부터 엣지 까지 의 특수 목적 아키텍처 개발 을 촉진 하 기 위한 새로운 ‘ RISC - V SweRV 코어 ’ 오픈 소스 로 공개 예정 
 스토리지 솔루션 분야 의 세계 적 인 선도 기업 웨스턴 디지털 ( 스티브 밀리건 CEO ) 이 12 월 3 일 ( 현지 시간 ) 부터 6 일 까지 미국 캘리포니아 에서 열리 고 있 는 ‘ 리스크 - 파이브 ( 이하 ‘ RISC - V ’) 서밋 ’ 에서 웨스턴 디지털 의 자체 RISC - V 개발 과 RISC - V 생태 계 확장 을 지원 하 는 오픈 소스 혁신 세 가지 를 공개 했 다 . 마틴 핀 크 ( Martin Fink ) 웨스턴 디지털 최고 기술 책임자 ( CTO ) 는 기조연설 에서 ▲ 새로운 오픈 소스 ‘ RISC - V SweRV 코어 ( core ) ’ ▲ 네트워크 상 의 캐시 일관 성 ( cache coherent ) 메모리 를 위한 개방 형 표준 이니셔티브 인 ‘ 옴니 익스 텐 드 ( OmniXtend ) ’ ▲ 오픈 소스 기반 의 RISC - V 명령 집합 시뮬레이터 ( instruction set simulator , 이하 ‘ ISS ’) ‘ SweRV ISS ’ 등 의 공개 계획 을 발표 했 다 . 
 웨스턴 디지털 은 투 - 웨이 ( 2 - way ) 슈퍼 스칼라 ( superscalar , 한 사이클 동안 여러 명령어 를 동시 에 처리 할 수 있 는 설계 ) 구조 의 새로운 ‘ RISC - V SweRV 코어 ’ 를 오픈 소스 로 공개 할 계획 이 다 . 웨스턴 디지털 의 RISC - V SweRV 코어 는 32 비트 의 9 단계 파이프라인 ( pipeline ) 코어 로 , 다중 명령 을 한꺼번에 불러오 고 동시 에 실행 함 으로써 프로그램 구동 시간 을 단축 시킬 수 있 다 . 컴팩트 한 폼 팩 터 에 인 오더 ( in - order ) 방식 으로 설계 됐으며 , 4 . 9 CoreMarks / Mhz ( 코어 마크 메가헤르츠 ) 1 속도 로 구동 된다 . 전력 효율 적 인 설계 로 28 mm CMOS 프로세스 기술 기반 최대 1 . 8 Ghz ( 기 가 헤르츠 ) 의 클록 ( clock ) 속도 를 제공 한다 . 웨스턴 디지털 은 SweRV 코어 를 플래시 컨트롤러 , SSD 등 다양 한 임베디드 제품 의 자체 설계 시 사용 할 계획 이 다 . 이번 새로운 코어 의 소스 공개 를 통해 사물 인터넷 ( IoT ) , 보안 프로세싱 ( secure processing ) , 산업 용 제 어 및 기타 새로운 데이터 중심 애플리케이션 의 개발 이 가속 화 될 것 으로 기대 된다 .