상기 복제 딜레이 ( 30 ) 는 반도체 회로 내부 의 신호 처리 지연 시간 과 동일 한 지 연 시간 을 갖 도록 한 지연 회로 이 다 . 상기 복제 딜레이 ( 30 ) 는 상기 딜레이 라인 ( 20 ) 의 지연 신호 ( MIXOUT ) 를 설정 된 지연 시간 만큼 지연 시켜 생성 한 피드백 클럭 신호 ( FBCLK ) 를 상기 위상 검 출부 ( 40 ) 로 출력 한다 .