도 7 에서 , " "" Data CLK "" 은 시스템 의 메인보드 로부터 생성 되 는 데이터 클럭 이 며 "," "" mini LVDS CLK "" 은 데이터 변 조부 ( 62 ) 로부터 생성 되 어 데이터 와 함께 전송 되 는 클럭 이 다 . 그리고 "" mini LVDS RGB "" 는 리셋 파형 을 포함 하 여 데이터 변 조부 ( 62 ) 에 의해 변조 된 정극성 데이터 파형 이 다 . 데이터 변 조부 ( 62 ) 는 정극성 데이터 파형 의 역위 상 으로 부극 성 데이터 파형 을 생성 하 고 ", 각각 도 8 과 같이 정극성 데이터 파형 ( P ) 과 부극 성 데이터 파형 ( N ) 을 포함 한 6 쌍 의 데이터 들 과 한 쌍 의 mini LVDS 클럭 을 데이터 IC 들 ( 32 a , 32 b ) 에 전송 한다 . 첫 번 째 데이터 를 샘플링 하 는 데이터 IC 는 리셋 파형 에 이어서 발생 하 는 스타트 펄스 ( start ) 를 데이터 샘플링 시작 시점 으로 인식 하 여 스타트 펄스 ( start ) 에 이어서 공급 되 는 데이터 들 을 샘플링 하 기 시작 한다 . 따라서 , 타이밍 콘트 롤러 ( 31 ) 는 별도 의 배선 을 통해 소스 스타트 펄스 ( Source Start Pulse , SSP ) 를 발생 하 지 않 는다 .