도면 에 도시 된 바 와 같이 , 트랜지스터 의 반도체 층 ( 522 ) 과 저항 변화 층 ( 523 ) 이 직접 접합 되 어 있 어 , 저항 변화 층 ( 523 ) 은 고저 항 또는 저 저항 상태 를 가질 수 있 어 , 메모리 셀 ( MC ) 에 데이터 를 기록 될 수 있 다 . 각 메모리 셀 ( MC ) 은 트랜지스터 의 반도체 층 ( 222 ) 와 저항 변화 층 ( 523 ) 이 병렬 연결 되 어 있 으며 , 이러 한 병렬 구조 가 수직 방향 으로 연속 적 으로 배열 됨 으로서 셀 스트링 ( CS ) 이 구성 될 수 있 다 . 그리고 , 셀 스트링 ( CS ) 의 양단 에 각각 공통 소스 라인 ( 510 ) 과 비트 라인 ( 550 ) 이 연결 될 수 있 다 . 그리고 , 공통 소스 라인 ( 510 ) 과 비트 라인 ( 550 ) 에 전압 을 인가 됨 으로써 복수 개 의 메모리 셀 ( MCs ) 에 프로그램 , 독 출 , 소거 과정 이 이루어질 수 있 다 .