반도체 장치 가 제공 된다 . 이 장치 는 반도체 기판 에 활성 영역 을 한정 하 는 소자 분리 막 , 활성 영역 상 의 게이트 절 연막 , 게이트 절 연막 상 의 게이트 전극 , 게이트 전극 양 측벽 에 제 1 스 페이서 및 상기 제 1 스 페이서 보다 낮 은 상부 면 을 갖 는 제 2 스 페이서 , 게이트 전극 양측 의 활성 영역 에 소오 스 / 드레 인 영역 , 및 게이트 전극 및 제 1 및 제 2 스 페이서 를 덮 는 스트레스 라이너 막 을 포함 한다 .