상기 제 3 합산 회로 ( 70 ) 는 제 3 레지스터 ( 76 ) 및 제 3 합 산기 ( 77 ) 를 포함 한다 . 상기 제 3 레지스터 는 제 1 플립플롭 ( 71 ) , 제 2 플립플롭 ( 72 ) , 제 3 플립플롭 ( 73 ) , 제 4 플립플롭 ( 74 ) 및 제 5 플립플롭 ( 75 ) 을 포함 한다 . 상기 제 3 레지스터 는 인가 된 신호 들 을 저장 하 였 다가 상기 제 3 합 산기 ( 77 ) 로 출력 한다 .