도 1 에 도시 된 바 와 같이 , 반도체 기판 ( 11 ) 상 에 터널 산화 막 ( 12 ) 이 형성 되 고 , 터널 산화 막 ( 12 ) 상 에 플로팅 게이트 ( 13 ) 가 형성 된다 . 플로팅 게이트 ( 13 ) 상 에 ONO 구조 를 갖 는 유전 막 ( 14 ) 이 형성 되 며 , 유전 막 ( 14 ) 상 에 컨트롤 게이트 ( 15 ) 가 형성 된다 .