도 1 a 를 참조 하 면 , 셀 영역 ( 도시 안 됨 ) 및 주변 회로 영역 으로 구획 되 며 , 상기 주변 회로 영역 에 축 적 캐 패 시터 형성 영역 을 갖 는 반도체 기판 ( 100 ) 상 에 상기 축 적 캐 패 시터 형성 영역 을 노출 시키 는 하드 마스크 막 ( 102 ) 을 형성 한다 . 상기 하드 마스크 막 ( 102 ) 은 폴리 실리콘 막 으로 형성 한다 .