도 12 를 참조 하 면 , 본 발명 의 제 2 실시 예 에 따른 데이터 입출력 경로 를 갖 는 반도체 메모리 장치 는 복수 개 의 메모리 블록 들 ( BLK 1 ~ BLK 8 , BLK 11 ~ BLK 18 ) , 제 1 센스 앰프 들 ( BSA 1 ) 및 제 2 센스 앰프 들 ( BSA 2 ) 을 구비 한다 . 상기 메모리 블록 들 ( BLK 1 ~ BLK 8 , BLK 11 ~ BLK 18 ) 각각 에서 의 제 1 센스 앰프 ( BSA 1 ) 의 전단 에 는 컬럼 패스 게이트 가 배치 되 지만 , 본 발명 과 는 밀접 하 게 관련 된 부분 이 아니 므로 도시 하 지 않 았 다 .