상기 센서 용 박막 트랜지스터 에 의해 센싱 된 신호 를 저항 하 기 위한 제 2 스토리지 캐 패 시터 를 형성 하 는 단계 를 더 포함 하 고 , 상기 제 2 스토리지 캐 패 시터 를 형성 하 는 단계 는 상기 센서 박막 트랜지스터 의 제 1 드레 인 전극 및 상기 제 2 박막 트랜지스터 의 제 2 소스 전극 을 사이 에 위치 하 는 제 2 스토리지 전극 과 , 상기 게이트 절 연막 을 사이 에 두 고 상기 제 2 스토리지 전극 과 중첩 되 는 상기 제 2 구동 전압 공급 라인 을 포함 하 는 제 2 - 1 스토리지 캐 패 시터 를 형성 하 는 단계 와 ; 상기 제 2 스토리지 전극 과 , 상기 게이트 절 연막 을 사이 에 두 고 상기 제 2 스토리지 전극 과 중첩 되 는 상기 제 1 구동 전압 공급 라인 을 포함 하 는 제 2 - 2 스토리지 캐 패 시터 를 형성 하 는 단계 와 ; 상기 제 2 스토리지 전극 과 , 보호막 을 사이 에 두 고 상기 제 2 스토리지 전극 과 중첩 되 며 상기 제 2 구동 전압 공급 라인 을 노출 시키 는 제 2 홀 을 통해 상기 제 2 구동 전압 공급 라인 과 접촉 되 는 제 2 투명 전극 패턴 을 포함 하 는 제 2 - 3 스토리지 캐 패 시터 를 형성 하 는 단계 를 포함 한다 .