예시 적 인 실시 예 에 있 어서 , 제 1 반도체 층 ( 10 ') 은 단결정 실리콘 웨이퍼 일 수 있 고 , 제 2 반도체 층 ( 20 ') 은 제 1 반도체 층 ( 10 ')( 즉 , 웨이퍼 ) 를 씨드 층 으로 사용 하 는 에피택시 얼 공정 을 통해 형성 된 단결정 실리콘 에피택시 얼 층 일 수 있 다 . 일 실시 예 에 있 어서 , 반도체 층 들 ( 10 ', 20 ') 각각 은 실질 적 으로 동일 한 구조 를 갖 는 셀 어레이 를 구비 할 수 있 으며 , 상기 메모리 셀 들 은 다층 의 셀 어레이 ( ( 100 _ 1 ) ) 를 구성 할 수 있 다 .