따라서 , 페이크 데이터 삽입 구동 에 따라 페이크 데이터 전압 ( Vfake ) 이 데이터 라인 ( DL ) 에 인가 되 기 직전 에 ( 즉 , 페이크 데이터 삽입 구동 직전 에 ) , 서브 픽셀 행 R ( n + 4 ) 에 배치 된 제 2 서브 픽셀 ( SPb ) 내 구동 트랜지스터 ( DT ) 의 제 1 노드 ( N 1 ) 와 제 2 노드 ( N 2 ) 의 전위차 ( Vgs ) 가 증가 하 게 된다 .