다른 실시 예 에 따르 면 , 메모리 제어기 및 , 상기 메모리 제어기 에 직렬 접속 되 는 다수 의 메모리 디바이스 를 포함 하 는 시스템 이 제공 된다 . 상기 시스템 은 소스 동기 클록 구조 로 동작 된다 . 상기 메모리 제어기 는 입력 발진 신호 로부터 90 °, 180 °, 270 ° 및 360 ° 위상 시프트 를 생성 시키 는 PLL ( 위상 고정 루프 ) 을 포함 한다 . 이 들 위상 시프트 신호 의 일부 는 클록 정렬 을 위해 이용 된다 . 상기 디바이스 는 고유 및 연속 적 식별자 ( ID ) 번호 로 할당 된다 . 최종 디바이스 의 ID 번호 의 최 하위 비트 는 클록 정렬 : 상기 메모리 제어기 에 의해 생성 된 데이터 와 에지 또는 센터 정렬 된 클록 의 결정 을 위해 이용 된다 .