상기 목적 을 달성 하 기 위하 여 , 본 발명 에 따른 박막 트랜지스터 기판 은 , 기판 상 에 형성 된 게이트 라인 ; 게이트 절 연막 을 사이 에 두 고 게이트 라인 과 교차 형성 된 데이터 라인 ; 게이트 라인 에 접속 된 게이트 전극 , 데이터 라인 에 접속 된 소스 전극 , 채널 을 사이 에 두 고 소스 전극 과 대향 하 는 드레 인 전극 및 채널 을 형성 하 는 반도체 패턴 을 포함 하 는 박막 트랜지스터 ; 박막 트랜지스터 가 형성 된 게이트 절 연막 을 덮 는 보호막 ; 및 보호막 을 관통 하 는 콘 택 홀 을 통해 박막 트랜지스터 의 드레 인 전극 에 접속 되 는 화소 전극 을 포함 하 고 , 데이터 라인 은 반도체 패턴 을 구성 하 는 활성 층 을 사이 에 두 지 않 고 게이트 절 연막 상 에 직접 형성 된 것 을 특징 으로 한다 .