도 6 은 도 4 및 도 5 를 참조 하 여 설명 된 메모리 블록 ( BLKa ) 의 등가 회로 ( BLKa _ 1 ) 를 보여 주 는 회로도 이 다 . 도 6 을 참조 하 면 , 행 방향 을 따라 제공 되 는 메모리 셀 들 ( MC 1 ~ MCm ) 은 워드 라인 들 ( WL 1 ~ WLm ) 에 연결 된다 . 동일 한 행의 메모리 셀 들 ( MC ) 은 동일 한 워드 라인 ( WL ) 에 연결 된다 .