또한 , 감쇠기 ( 310 ) 와 제 1 아날로그 디지털 변환기 ( 340 ) 사이 에 는 제 1 필터 ( 330 ) 가 배치 될 수 있 고 , 증폭기 ( 410 ) 와 제 2 아날로그 디지털 변환기 ( 440 ) 사이 에 는 제 2 필터 ( 430 ) 가 배치 될 수 있 으며 , 제 1 아날로그 디지털 변환 경로 및 제 2 아날로그 디지털 변환 경로 에 배치 되 는 각 구성 과 관련 하 여 는 본 발명 의 실시 예 에 따른 신호 처리 장치 와 관련 하 여 전술 한 바 와 동일 한 바 , 중복 되 는 설명 은 생략 하 기 로 한다 .