그러므로 본 발명 의 연산 증폭기 는 , 차동 입력 신호 를 증폭 하 는 입력 증폭기 와 , 제 1 공통 모드 전압 을 증폭 하 는 제 1 공통 모드 귀환 증폭기 와 , 상기 입력 증폭 기 및 상기 제 1 공통 모드 귀환 증폭기 의 출력 신호 를 캐스 코드 증폭 하 는 캐스 코드 증폭기 와 , 상기 캐스 코드 증폭기 의 출력 신호 의 중점 전압 을 생성 하 여 상기 제 1 공통 모드 귀환 증폭기 로 입력 시키 는 제 1 공통 모드 전압 생 성부 와 , 상기 캐스 코드 증폭기 의 출력 신호 를 상기 제 1 공통 모드 귀환 증폭기 로 귀환 시켜 주파수 를 보상 하 는 주파수 보상 용 커패시터 와 , 상기 캐스 코드 증폭기 의 출력 신호 를 증폭 하 여 차동 출력 신호 를 발생 하 는 출력 증폭기 와 , 상기 출력 증폭기 가 출력 하 는 차동 출력 신호 의 중점 전압 을 제 2 공통 모드 전압 으로 생성 하 는 제 2 공통 모드 전압 생 성부 와 , 상기 제 2 공통 모드 전압 생 성부 가 생성 한 제 2 공통 모드 전압 을 증폭 하 여 상기 출력 증폭기 로 출력 하 는 제 2 공통 모드 귀환 증폭기 를 더 포함 하 는 것 을 특징 으로 한다 .