또한 , 상기 실리콘 에 피층 ( 412 , 512 ) 의 측면 을 감싸 도록 상기 활성 영역 의 게이트 형성 영역 상 에 형성 되 고 , 상기 패드 산화 막 ( 410 , 510 ) 에 의해 상기 반도체 기판 ( 406 , 506 ) 과 분리 되 도록 게이트 ( 428 , 528 ) 가 형성 되 며 , 상기 게이트 ( 428 , 528 ) 의 양 측벽 을 감싸 도록 스 페이서 ( 422 ) 가 형성 된다 .