본 발명 은 반도체 소자 의 미세 패턴 형성 방법 에 관한 것 으로 , 본 발명 에 의한 반도체 소자 의 미세 패턴 형성 방법 은 피식 각층 상 에 제 1 하드 마스크 층 을 형성 하 는 단계 ; 상기 제 1 하드 마스크 층 상 에 네 가티 브 슬로프 를 갖 는 제 1 식각 마스크 패턴 을 형성 하 는 단계 ; 상기 제 1 식각 마스크 패턴 의 측벽 에 스 페이서 를 형성 하 는 단계 ; 결과물 의 전체 구조 상부 에 제 2 식각 마스크 용 물질 막 을 형성 하 는 단계 ; 상기 제 1 식각 마스크 패턴 이 노출 될 때 까지 평탄 화 공정 을 수행 하 여 상기 스 페이서 사이 에 매립 된 제 2 식각 마스크 패턴 을 형성 하 는 단계 ; 상기 스 페이서 를 제거 하 는 단계 ; 및 상기 제 1 식각 마스크 패턴 및 상기 제 2 식각 마스크 패턴 을 이용 하 여 상기 제 1 하드 마스크 층 및 상기 피식 각층 을 식각 하 는 단계 를 포함 하 고 , 상술 한 본 발명 에 의한 반도체 소자 의 미세 패턴 형성 방법 은 포토 리소그래피 공정 에서 장비 의 한계 를 극복 하 고 종래 의 더블 패 터닝 기술 을 개선 하 여 초미세 패턴 을 형성 할 수 있 다 .