또한 , 게이트 층 ( 110 a ) 의 측면 에 는 사이드 월 절연 층 ( 118 ) 이 설치 되 어 있 다 . 또한 , 반도체 재료 를 포함 하 는 기판 ( 100 ) 의 사이드 월 절연 층 ( 118 ) 과 겹치 지 않 는 영역 에 는 한 쌍 의 고농 도 불순물 영역 ( 120 a , 120 b ) 을 갖 고 , 한 쌍 의 고농 도 불순물 영역 ( 120 a , 120 b ) 상 에 는 한 쌍 의 금속 화합물 영역 ( 124 a , 124 b ) 이 존재 한다 . 또한 , 기판 ( 100 ) 상 에 는 트랜지스터 ( 160 ) 를 둘러싸 도록 소자 분리 절연 층 ( 106 ) 이 설치 되 어 있 고 , 트랜지스터 ( 160 ) 을 덮 도록 층간 절연 층 ( 126 ) 및 층간 절연 층 ( 128 ) 이 설치 되 어 있 다 . 소스 층 ( 130 a ) 은 층간 절연 층 ( 126 ) 및 층간 절연 층 ( 128 ) 에 형성 된 개구 를 통해 금속 화합물 영역 ( 124 a ) 과 전기 적 으로 접속 되 고 , 드레 인 층 ( 130 b ) 은 층간 절연 층 ( 126 ) 및 층간 절연 층 ( 128 ) 에 형성 된 개구 를 통해 금속 화합물 영역 ( 124 b ) 과 전기 적 으로 접속 되 어 있 다 . 즉 , 소스 층 ( 130 a ) 은 금속 화합물 영역 ( 124 a ) 을 통해 고농 도 불순물 영역 ( 120 a ) 및 불순물 영역 ( 114 a ) 과 전기 적 으로 접속 되 고 , 드레 인 층 ( 130 b ) 은 금속 화합물 영역 ( 124 b ) 을 통해 고농 도 불순물 영역 ( 120 b ) 및 불순물 영역 ( 114 b ) 과 전기 적 으로 접속 되 어 있 다 .