도 13 는 일 실시 예 에 따른 독 출 모드 시 메모리 블록 의 등가 회로 를 나타내 는 도면 이 다 . 도 13 를 참조 하 면 , 메모리 블록 ( 800 ) 에 포함 된 복수 개 의 메모리 셀 ( MC ) 각각 은 도 5 에 도시 된 게이트 ( 531 ) , 게이트 절연 층 ( 521 ) , 반도체 층 ( 522 ) 및 저항 변화 층 ( 523 ) 을 포함 할 수 있 다 .