일부 실시 예 에서 , 메모리 디바이스 ( 120 ) 는 제어기 ( 140 ) 에 선택 적 으로 연결 된 다수 의 , 가령 , 하나 이상 의 벡터 레지스터 ( 159 ) 를 포함 할 수 있 다 . 따라서 , 도 1 c 와 관련 하 여 도시 되 고 기재 된 바 와 같이 , 제 1 서브 세트 내 선택 된 서브 어레이 의 감지 회로 와 제 2 서브 세트 내 선택 된 서브 어레이 의 감지 회로 , 및 선택 된 뱅크 레지스터 에 의해 공유 되 는 I / O 라인 이 선택 된 벡터 레지스터 ( 159 ) 에 의해 더 공유 될 수 있 다 . 일부 실시 예 에서 , 제 1 서브 세트 에 저장 된 다수 의 결과 데이터 값 이 , 제 2 서브 세트 ( 426 ) 의 선택 된 서브 어레이 내 선택 된 로우 ( 118 ) 에 추가 로 , 선택 된 뱅크 레지스터 ( 158 ) 내 선택 된 로우 및 / 또는 벡터 레지스터 ( 159 ) 내 선택 된 로우 ( 도시 되 지 않 음 ) 를 포함 할 수 있 는 선택 된 도착지 로 이동 될 수 있 다 .