그리고 전원 전압 ( VDDQ ) 과 PMOS 트랜지스터 의 문턱 전압 ( Vtp ) 의 차이 가 출력 패드 의 전압 레벨 ( V ( PAD ) ) 이 되 면 , 제 4 PMOS 트랜지스터 가 인 에 이 블 ( enable ) 된다 . 즉 , 제 2 NMOS 트랜지스터 의 게이트 ( gate ) 단 에 축척 되 어 있 던 전하 들 을 제 4 PMOS 트랜지스터 를 통하 여 방전 ( discharge ) 시킨다 .