도 4 의 회로 는 단지 하나 의 핑거 ( 40 C ) 만 이 어떤 외부 전류 주입 소스 도 갖 지 않 는 것 을 보여 주 지만 , 본 발명 은 어떤 외부 전류 주입 소스 도 ESD 보호 회로 에서 의 멀티 핑거 NMOSFET 의 멀티 핑거 들 중 적어도 하나 에 연결 되 지 않 도록 , 도 4 에서 의 회로 를 일반 화 하 는 것 을 허용 한다 . 나아가 , 본 발명 은 어떤 외부 전류 주입 소스 도 멀티 핑거 NMOSFET , 멀티 핑거 PMOSFET , 및 멀티 핑거 싸이 리스터 와 같 은 멀티 핑거 반도체 디바이스 의 다수 의 핑거 들 중 적어도 하나 에 연결 되 지 않 도록 , 더 일반 화 하 는 것 을 허용 한다 .