도 8 b 및 도 8 c 에 도시 된 바 와 같이 , 베이스 소스 / 드레 인 에피 텍 셜 층 ( 108 ) 의 상부 표면 은 거칠 거나 평평 하 지 않 다 . 일부 실시 예 에서 , 중심 영역 에서 X 방향 ( 소스 - 드레 인 ( source - to - drain ) 방향 ) 을 따라 측정 된 표면 거칠 기 ( Ra ) 는 약 2 nm 내지 약 10 nm 범위 내 에 있 다 . 도 8 e 는 버퍼 반도체 층 ( 101 ) 의 하부 가 에칭 된 트렌치 내 에 남 은 경우 를 도시 한다 . 일부 실시 예 에서 , 베이스 소스 / 드레 인 에피 텍 셜 층 ( 108 ) 의 평균 높이 는 채널 반도체 층 ( 102 ) 의 상부 표면 의 높이 보다 위 에 위치 된다 . 다른 실시 예 에서 , 베이스 소스 / 드레 인 에피 텍 셜 층 ( 108 ) 의 평균 높이 는 채널 반도체 층 ( 102 ) 의 상부 표면 의 높이 와 동일 하 거나 더 아래 에 위치 된다 .