상기 도 3 내지 도 7 을 참조 하 면 , 소자 분리 막 ( 2 ) 에 의해 정의 된 소자 형성 영역 ( 1 ) 의 상부 에 는 터널 산화 막 ( 3 ') 과 게이트 전극 ( 3 ) , 공통 소스 ( 4 ) 및 드레 인 ( 5 ) 을 포함 하 는 모스 트랜지스터 와 , 상기 모스 트랜지스터 및 소자 분리 막 ( 2 ) 의 상부 전면 에 위치 하 는 절연 층 ( 12 ) 과 , 상기 게이트 전극 ( 3 ) 에 콘 택 플러그 ( 6 ) 로 연결 되 는 하부 전극 ( 8 ) , 하부 전극 ( 8 ) 상 의 유전 막 ( 13 ) 및 그 유전 막 ( 13 ) 상 의 상부 전극 ( 9 ) 을 포함 하 는 금속 , 유전 막 , 금속 구조 의 커패시터 와 , 상기 모스 트랜지스터 의 드레 인 ( 5 ) 에 콘 택 플러그 ( 6 ') 를 통해 연결 되 는 비트 라인 ( 7 ) 과 , 상기 절연 층 ( 12 ) 의 상부 에 위치 하 는 하부 전극 ( 8 '), 유전 막 ( 13 ) , 상부 전극 ( 9 ') 이 적층 된 더미 커패시터 와 , 상기 커 패 시터 , 더미 커패시터 , 비트 라인 ( 7 ) 및 절연 층 ( 12 ) 의 상부 전면 에 위치 하 는 층간 절 연막 ( 14 ) 과 , 워드 라인 콘 택 ( 10 ) 을 통해 상기 더미 커패시터 및 커패시터 의 상부 전극 ( 9 ', 9 ) 에 연결 되 는 워드 라인 ( 11 ) 을 포함 하 여 구성 된다 .