도 5 를 참조 하 면 , 일 실시 예 에 의한 커패시턴스 검출 과정 은 제 1 페이즈 ( P 1 ) 와 제 2 페이즈 ( P 2 ) 를 포함 한다 . 제 1 페이즈 ( P 1 ) 는 프리 차지 단계 ( pc ) , 차지 셰어 링 단계 ( cs ) 및 출력 단계 ( output ) 을 포함 하 며 , 제 2 페이즈 ( P 2 ) 는 프리 차지 단계 ( pc ) , 차지 셰어 링 단계 ( cs ) , 출력 전압 조절 ( oc ) 단계 및 출력 단계 ( output ) 을 포함 한다 . 도시 되 지 않 은 다른 실시 예 에 의하 면 제 1 페이즈 와 제 2 페이즈 는 모두 프리 차지 단계 ( pc ) , 차지 셰어 링 단계 ( cs ) , 출력 전압 조절 ( oc ) 단계 및 출력 단계 ( output ) 을 포함 할 수 있 으며 , 도시 되 지 않 은 다른 실시 예 에 의하 면 제 1 페이즈 와 제 2 페이즈 는 모두 프리 차지 단계 ( pc ) , 차지 셰어 링 단계 ( cs ) 및 출력 단계 ( output ) 을 포함 할 수 있 다 .