이 를 좀 더 상세히 설명 하 면 , 상기 스트로브 분배 기 ( 14 ) 는 상기 내부 스트로브 신호 ( DQSTB _ OUT ) 의 라이징 에지 와 폴링 에지 에 동기 하 여 , 상기 스트로브 신호 들 ( DQSTRP 1 , DQSTFP 1 , DQSTRP 2 , DQSTFP 2 ) 을 각각 발생 한다 . 즉 , 상기 스트로브 분배 기 ( 14 ) 는 상기 내부 스트로브 신호 ( DQSTB _ OUT ) 의 라이징 에지 에 동기 하 여 , 상기 스트로브 신호 들 ( DQSTRP 1 , DQSTRP 2 ) 을 발생 하 고 , 상기 내부 스트로브 신호 ( DQSTB _ OUT ) 의 폴링 ( falling ) 에지 에 동기 하 여 , 상기 스트로브 신호 들 ( DQSTFP 1 , DQSTFP 2 ) 을 발생 한다 . 하지만 , 도 2 에서 는 상기 스트로브 신호 들 ( DQSTRP 1 , DQSTRP 2 ) 이 상기 내부 스트로브 신호 ( DQSTB _ OUT ) 의 폴링 에지 에 동기 하 고 , 상기 스트로브 신호 들 ( DQSTFP 1 , DQSTFP 2 ) 이 상기 내부 스트로브 신호 ( DQSTB _ OUT ) 의 라이징 에지 에 동기 하 는 것 처럼 보인다 . 이 처럼 도시 된 이유 는 상기 스트로브 분배 기 ( 14 ) 에서 출력 된 상기 스트로브 신호 들 ( DQSTRP 1 , DQSTRP 2 , DQSTFP 1 , DQSTFP 2 ) 이 상기 데이터 정렬 부 ( 15 ) 에 도달 할 때 까지 걸리 는 지연 시간 이 고려 되 었 기 때문 이 다 . 상기 스트로브 신호 ( DQSTRP 1 ) 의 위상 은 상기 스트로브 신호 ( DQSTRP 2 ) 의 위상 보다 클록 신호 ( CLK ) 의 한 주기 만큼 앞서 고 , 상기 스트로브 신호 ( DQSTFP 1 ) 의 위상 은 상기 스트로브 신호 ( DQSTFP 2 ) 의 위상 보다 상기 클록 신호 ( CLK ) 의 한 주기 만큼 앞선다 . 상기 데이터 정렬 부 ( 15 ) 는 상기 스트로브 신호 들 ( DQSTRP 1 , DQSTRP 2 , DQSTFP 1 , DQSTFP 2 ) 의 라이징 에지 들 에 각각 동기 하 여 , 상기 지연 데이터 ( DLDIN ) 의 비트 들 ( D 0 ∼ D 7 ) 을 각각 래치 하 여 정렬 시킨다 . 좀 더 상세 하 게 는 , 상기 데이터 정렬 부 ( 15 ) 는 상기 비트 들 ( D 0 ∼ D 3 ) 을 각각 래치 하 여 정렬 하 고 , 2 tCK ( 즉 , 상기 클록 신호 ( CLK ) 의 두 사이클 ( cycles ) ) 의 데이터 유효 ( Valid ) 구간 을 가지 는 정렬 된 상기 비트 들 ( D 0 ∼ D 3 ) 을 시점 ( T 1 ) 에 동시 에 출력 한다 . 이 후 , 상기 데이터 정렬 부 ( 15 ) 는 상기 비트 들 ( D 4 ∼ D 7 ) 을 각각 래치 하 여 정렬 시키 고 , 2 tCK 의 데이터 유효 구간 을 가지 는 정렬 된 상기 비트 들 ( D 4 ∼ D 7 ) 을 시점 ( T 2 ) 에 동시 에 출력 한다 .