층 ( 46 ) 아래 에 놓이 는 요소 ( 50 ) 는 특히 트랜지스터 ( 20 , 21 ) 와 , 기판 상 에 배치 된 여러 개 의 연결부 를 포함 한다 . 층 ( 44 ) 은 이것 을 요소 ( 50 ) 에 연결 하 는 확 장부 ( 41 ) 를 갖 는다 . 전도성 스트립 ( 51 ) 은 게이트 제어 라인 ( 30 ) 을 형성 한다 . 스트립 ( 51 ) 의 두 개 의 브랜치 ( 52 ) 는 이 스트립 을 요소 ( 50 ) 에 연결 한다 . 전도성 스트립 ( 53 ) 은 소스 제어 라인 ( 31 ) 을 형성 하 며 , 이 라인 ( 31 ) 은 도 3 에 미도 시 한 연결부 에 의해 요소 ( 50 ) 에 연결 된다 . 전도성 스트립 ( 54 ) 은 저장 제어 라인 ( 40 ) 을 형성 하 며 , 층 ( 42 ) , 즉 커패시터 ( 33 ) 의 판 ( 37 ) 에 연결 된다 . 제 어 라인 은 층 ( 42 , 44 및 46 ) 위 또는 아래 의 측 에 배치 될 수 있 다 .