이렇게 하 면 , 상기 채널 이 형성 되 는 부분 에 일 함수 ( Work Function ) 가 큰 P 형 폴리 실리콘 막 을 형성 함 으로써 낮 은 채널 도우즈 ( Dose ) 로 도 문턱 전압 ( Vt ) 을 확보 하 여 반도체 소자 의 구동 전류 를 증가 시킬 수 있 을 뿐 아니 라 , 상기 게이트 용 홈 의 측벽 상부 에 N 형 폴리 실리콘 막 을 형성 함 으로써 GIDL ( Gate Induced Drain Leakage ) 현상 을 개선 하 여 누설 전류 ( Leakage Current : LC ) 를 감소 시킬 수 있 다 .