상기 다른 목적 을 달성 하 기 위하 여 , 본 발명 에 따른 NAND 플래시 메모리 소자 의 제조 방법 에서 는 서로 이웃 하 는 제 1 메모리 셀 블록 영역 및 제 2 메모리 셀 블록 영역 을 포함 하 는 메모리 셀 영역 과 , 상기 메모리 셀 영역 의 도전 라인 들 을 외부 회로 에 연결 시키 기 위한 접속 영역 을 가지 는 반도체 기판 위 에 도전 층 을 형성 한다 . 상기 제 1 메모리 셀 블록 영역 으로부터 상기 접속 영역 을 거쳐 상기 제 2 메모리 셀 블록 영역 까지 연장 되 는 복수 의 제 1 마스크 라인 을 포함 하 는 복수 의 마스크 패턴 을 상기 도전 층 위 에 형성 한다 . 상기 접속 영역 에서 상기 복수 의 제 1 마스크 라인 의 일부 를 제거 하 여 상기 복수 의 제 1 마스크 라인 을 상기 접속 영역 으로부터 제 1 메모리 셀 블록 영역 까지 연장 되 는 복수 의 제 1 영역 마스크 패턴 과 , 상기 접속 영역 으로부터 상기 제 2 메모리 셀 블록 영역 까지 연장 되 는 복수 의 제 2 영역 마스크 패턴 으로 분리 시킨다 . 상기 복수 의 제 1 영역 마스크 패턴 및 복수 의 제 2 영역 마스크 패턴 을 포함 하 는 상기 복수 의 마스크 패턴 을 식각 마스크 로 하 여 상기 도전 층 을 식각 하 여 , 상기 메모리 셀 영역 의 제 1 메모리 셀 블록 영역 및 제 2 메모리 셀 블록 영역 에서 상호 평행 하 게 연장 되 는 복수 의 제 1 도전 라인 과 , 상기 접속 영역 에서 상기 복수 의 제 1 도전 라인 과 각각 일체 로 형성 되 어 있 는 복수 의 콘 택 패드 와 , 상기 접속 영역 에서 상기 콘 택 패드 로부터 연장 되 어 있 는 복수 의 더미 도전 라인 을 형성 한다 .