본 발명 은 데이터 라인 리 던 던 시 회로 에 관한 것 으로 , 보다 상세 하 게 는 n 개 의 일반 데이터 라인 및 여분 의 데이터 라인 ( RDL : Redundant Dataline ) 으로 구성 되 는 n + 1 개 의 데이터 라인 과 , ; n 개 의 입출력 라인 과 , ; 상기 각 데이터 라인 과 입출력 라인 을 순차 적 으로 교호 연결 하 며 스위칭 되 는 Sk 로 표시 되 는 2 n 개 의 데이터 라인 스위치 및 ; 상기 Sk 및 Sk + 1 로 표시 되 는 한 쌍 의 데이터 라인 스위치 의 콘트롤 신호 를 제어 하 며 SLq 로 표시 되 는 n 개 의 시프트 로직 회로 를 포함 하 는 것 을 특징 으로 하 는 데이터 라인 리 던 던 시 회로 에 관한 것 으로 , 본 발명 은 종래 의 데이터 라인 리 던 던 시 회로 의 문제 인 데이터 라인 피치 에 1 개 의 비교기 ( Comparator ) 와 콘트롤 로직 ( Control Logic ) 이 포함 되 어야 하 는 문제점 을 해결 하 고 종래 의 회로 에 비해서 훨씬 더 간단 한 구현 이 가능 한 데이터 라인 리 던 던 시 회로 를 제공 한다 .