상기 제 1 퓨즈 제어 신호 생 성부 ( 410 ) 는 제 1 및 제 2 NMOS 트랜지스터 ( NM 1 : NM 2 ) , 제 7 인버터 ( IV 7 ) , 및 제 1 퓨즈 ( F 0 ) 를 구비 한다 . 상기 제 1 NMOS 트랜지스터 ( NM 1 ) 의 게이트 는 리셋 신호 ( RST ) 를 입력 받 고 , 드레 인 은 상기 제 1 노드 ( N 1 ) 와 연결 되 며 , 소오 스 는 접지 전압 ( VSS ) 단과 연결 된다 . 상기 제 2 NMOS 트랜지스터 ( NM 2 ) 의 게이트 는 상기 제 1 퓨즈 제어 신호 생 성부 ( 410 ) 의 출력 단과 연결 되 고 , 드레 인 은 제 2 노드 ( N 2 ) 에 연결 되 며 , 소오 스 는 접지 전압 ( VSS ) 단과 연결 된다 . 상기 제 7 인버터 ( IV 7 ) 는 상기 제 2 노드 ( N 2 ) 와 상기 제 1 퓨즈 제어 신호 생 성부 ( 410 ) 의 출력 단 사이 에 연결 되 고 , 상기 퓨즈 ( F 0 ) 는 전원 전압 ( VDD ) 단과 NMOS 트랜지스터 ( NM 1 ) 사이 에 연결 된다 . 상기 제 1 노드 ( N 1 ) 과 제 2 노드 ( N 2 ) 는 서로 직접 연결 되 어 있 다 .