본 제 1 실시 예 에 있 어서 , 실리콘 반도체 상 에 퇴적 된 압 전 박막 은 원 하 는 형상 으로 패 터닝 되 고 , 패 터닝 된 압 전 박막 으로 이루어지 는 트랜스 는 각각 의 트랜스 진동 을 소거 하 도록 교대 로 병렬 배치 되 어 있 다 . 압 전 재료 로서 는 , 티탄산 지르콘 산납 ( k 31 = 0 . 35 , k 33 = 0 . 65 , Qm = 약 2000 ) 을 이용 하 였 다 . 이러 한 압 전 트랜스 를 길 이 2 mm , 폭 1 mm 로 설계 하 고 , 실리콘 기판 상 에 10 개 × 10 개 배치 하 고 ( 토탈 칩 면적 30 mm × 20 mm ) , 각각 의 압 전 트랜스 를 병렬 로 접속 하 였 다 . 시험 제작 결과 로서 , 강압 비 가 0 . 1 , 출력 전력 이 50 W 인 압 전 트랜스 가 실현 되 었 다 .