본 발명 에 따른 플래시 메모리 소자 용 플로팅 게이트 어레이 형성 방법 은 , ( a ) 소자 분리 막 에 의해 활성 소자 영역 이 정의 된 반도체 기판 위 에 터널 산화 막 , 플로팅 게이트 형성 막 , 캐 핑 산화 막 및 제 1 질화 막 을 순차 적 으로 형성 하 는 단계 와 , ( b ) 상기 제 1 질화 막 을 패 터닝 하 여 제 1 질화 막 패턴 을 형성 하 는 단계 와 , ( c ) 상기 제 1 질화 막 패턴 의 측벽 에 제 1 산화 막 스 페이서 를 형성 하 는 단계 와 , ( d ) 상기 제 1 질화 막 패턴 을 선택 적 으로 제거 하 는 단계 와 , ( e ) 상기 캡 핑 산화 막 위 에 상기 제 1 산화 막 스 페이서 에 의해 분리 된 복수 의 제 2 질화 막 패턴 을 형성 하 는 단계 와 , ( f ) 상기 복수 의 제 2 질화 막 패턴 사이 에 개재 된 상기 제 1 산화 막 스 페이서 및 상기 캐 핑 산화 막 의 일부 를 선택 적 으로 제거 하 여 상기 제 2 질화 막 패턴 들 사이 로 상기 플로팅 게이트 형성 막 의 표면 을 노출 시키 는 단계 와 , ( g ) 상기 제 2 질화 막 패턴 을 식각 마스크 로 사용 하 여 노출 된 상기 플로팅 게이트 형성 막 의 일부 를 제거 함 으로써 복수 의 플로팅 게이트 패턴 을 형성 하 는 단계 와 , ( h ) 상기 복수 의 플로팅 게이트 각각 의 측벽 을 산화 시켜 상기 복수 의 플로팅 게이트 들 사이 에 측벽 산화 막 을 형성 하 는 단계 를 포함 한다 .