여기 서 , 상기 돌기 ( 55 ) 는 하부 에 제 1 패턴 층 ( 55 a ) 과 그 상부 에 제 2 패턴 층 ( 55 b ) 이 적층 되 어 형성 될 수 있 으며 , 박막 트랜지스터 형성 공정 중 에 , 서로 적층 되 는 이중 층 을 패 터닝 하 여 형성 될 수 있 다 . 그리고 , 상기 돌기 ( 55 ) 의 상부 면적 은 상기 제 1 칼럼 스 페이서 ( 70 ) 와 대 응시 상기 제 1 칼럼 스 페이서 ( 70 ) 의 대응 면 의 대응 면적 보다 는 상대 적 으로 매우 작 게 하 여 , 상기 제 1 칼럼 스 페이서 ( 70 ) 가 실질 적 으로 그 표면 ( 돌기 대응 면 ) 의 일부 면적 에서 만 상기 돌기 ( 55 ) 와 접촉 하 게 된다 .