따라서 , 상기 제 1 스테이지 ( ST 1 ) 의 제 2 풀 업 스위칭 소자 ( Trpu 2 ) 의 드레 인 단자 에 인가 된 제 4 클럭 펄스 ( CLK 4 ) 는 소스 단자 ( 제 2 출력 단자 ( 111 b ) ) 를 통해 안정 적 으로 출력 된다 . 여기 서 , 상기 제 2 풀 업 스위칭 소자 ( Trpu 2 ) 를 통해 출력 된 제 4 클럭 펄스 ( CLK 4 ) 가 제 m 스캔 펄스 이 다 . 상기 제 m 스캔 펄스 는 제 m 게이트 라인 , 제 n - 1 스테이지 ( STn - 1 ) , 및 하단 더미 스테이지 ( STn + 1 ) 에 공급 된다 . 이 에 따라 , 이 제 1 기간 ( T 1 ) 에 제 n 게이트 라인 이 구동 되 고 , 제 n - 1 스테이지 ( STn - 1 ) 는 인 에 이 블 되 고 , 하단 더미 스테이지 ( STn + 1 ) 는 디스 에 이 블 된다 .