도 5 를 참조 하 면 , 제 어부 ( 30 ) 는 데이터 입력 스트로브 신호 DIN _ STROBE 를 지연 시켜 지연 데이터 입력 스트로브 신호 DIN _ STROBE _ D 로 출력 하 는 지연 소자 ( DL ) , 지연 데이터 입력 스트로브 신호 DIN _ STROBE _ D 와 뱅크 제어 신호 WT _ BAEN 를 낸드 조합 하 여 제어 신호 WT _ CTRL _ UP 로 출력 하 는 낸드 게이트 ( NA 1 ) , 뱅크 제어 신호 WT _ BAEN 를 반전 하 는 인버터 ( IV 1 ) , 및 지연 데이터 입력 스트로브 신호 DIN _ STROBE _ D 와 인버터 ( IV 1 ) 에서 출력 된 신호 를 낸드 조합 하 여 제어 신호 WT _ CTRL _ DN 로 출력 하 는 낸드 게이트 ( NA 2 ) 로 구성 될 수 있 다 .