도 2 a 의 실시 예 에서 , 티타늄 질화물 또는 유사 한 CNT 시 딩 층 ( 210 ) 은 제 1 전도체 ( 206 ) 상 에 형성 되 며 , 상기 CNT 시 딩 층 ( 210 ) 의 노출 된 상부 표면 은 CMP 또는 또 다른 유사 한 공정 으로 거칠 어 진다 . 다음 으로 , 상기 CNT 시 딩 층 ( 210 ) 은 제 1 전도체 ( 206 ) 로 패 터닝 및 에칭 된다 . 그 후 , CNT 재료 ( 212 ) 는 상기 CNT 시 딩 층 ( 210 ) 상 에 선택 적 으로 형성 된다 . 상기 다이오드 ( 204 ) 와 수직 으로 오버랩 및 / 또는 나란히 배열 되 는 상기 CNT 재료 ( 212 ) 의 일부 는 상기 메모리 셀 ( 200 ) 의 제 1 전도체 ( 206 ) 및 다이오드 ( 204 ) 사이 에서 가역 저항 전환 소자 ( 202 ) 로서 제공 될 수 있 다 . 몇몇 실시 예 에서 , 상기 가역 저항 전환 소자 ( 202 ) 의 CNT 들 의 단지 일부 , 예 를 들 어 하나 이상 의 CNT 는 전환 되 고 / 되 거나 전환 될 수 있 다 . 상기 가역 저항 전환 소자 ( 202 ) 에 있 어서 의 추가 의 상세 한 설명 은 도 3 a ~ c 를 참조 하 여 하 기 에 기재 하 였 다 .