또한 , 본 발명 은 , 동박 적 층판 에 비 아홀 을 형성 하 고 에칭 레지스 트 를 도포 한 후 에 동박 에 회로 패턴 을 형성 하 는 제 1 단계 ; 시드 층 을 형성 하 고 , 포토 레지스 트 를 도포 한 후 에 비 아홀 의 내벽 을 노출 시키 는 제 2 단계 ; 및 상기 비 아홀 의 내벽 에 도금 층 을 형성 하 고 상기 포토 레지스 트 와 시드 층 을 제거 하 는 제 3 단계 를 포함 하 여 이루어진 것 을 특징 으로 한다 .