상술 한 기술 적 과제 를 달성 하 기 위한 기술 적 수단 으로서 , 본 개시 의 제 1 측면 은 , 제 1 내부 입력 과 연결 된 게이트 ( gate ) , 제 1 출력 과 연결 된 제 1 연결선 , 및 전원 과 연결 되 거나 접지 된 제 2 연결선 을 갖 는 제 1 입력 트랜지스터 ; 제 2 내부 입력 과 연결 된 게이트 , 제 2 출력 과 연결 된 제 1 연결선 , 및 상기 전원 과 연결 되 거나 접지 된 제 2 연결선 을 갖 는 제 2 입력 트랜지스터 ; 상기 제 1 내부 입력 과 연결 된 게이트 , 검출 노드 ( detection node ) 와 연결 된 제 1 연결선 , 및 상기 전원 과 연결 되 거나 접지 된 제 2 연결선 을 갖 는 제 1 레플리카 트랜지스터 ( replica transistor ) ; 상기 제 2 내부 입력 과 연결 된 게이트 , 상기 검출 노드 와 연결 된 제 1 연결선 , 및 상기 전원 과 연결 되 거나 접지 된 제 2 연결선 을 갖 는 제 2 레플리카 트랜지스터 ; 및 바이어스 전압 과 연결 된 게이트 , 상기 검출 노드 와 연결 된 제 1 연결선 , 및 상기 전원 과 연결 되 거나 접지 된 제 2 연결선 을 갖 는 바이어스 트랜지스터 ; 를 포함 하 는 , 증폭기 를 제공 할 수 있 다 .