도 1 을 참조 하 면 , 웨이퍼 ( 10 ) 가 형성 된다 . 각각 의 프로세스 는 도 18 에 도시 되 어 있 는 프로세스 흐름 ( 400 ) 에서 프로세스 ( 402 ) 로서 예시 되 어 있 다 . 웨이퍼 ( 10 ) 는 실리콘 또는 다른 반도체 재료 로 형성 될 수 도 있 는 기판 ( 20 ) 을 포함 할 수 도 있 다 . 기판 ( 20 ) 은 또한 하부 반도체 층 , 하부 반도체 층 위 의 격리 층 ( 예 를 들 어 , 실리콘 산화물 로 형성 됨 ) , 및 격리 층 위 의 상부 반도체 층 을 포함 하 는 실리콘 - 온 - 절연체 ( Silicon - on - Isolation : SOI ) 기판 일 수 도 있 다 . p - 우물 영역 ( 도시 생략 ) 이 디바이스 영역 ( 100 ) 에 형성 될 수 도 있 다 . 디바이스 영역 ( 200 ) 은 기판 ( 20 ) 및 기판 ( 20 ) 위 의 에피택시 반도체 층 ( 21 ) 을 포함 할 수 도 있 다 . 기판 ( 20 ) 및 에피택시 반도체 층 ( 21 ) 은 반도체 기판 ( 20 ') 이 라 총칭 할 수 도 있 다 . 또한 , 디바이스 영역 ( 100 ) 내 의 기판 ( 20 ) 및 디바이스 영역 ( 200 ) 내 의 기판 ( 20 ') 은 디바이스 영역 ( 100 , 200 ) 내 로 연장 되 는 기판 의 부분 들 로서 고려 된다 . 본 개시 내용 의 몇몇 실시 예 에 따르 면 , 에피택시 반도체 층 ( 21 ) 은 게르마늄 을 포함 하 고 , 실리콘 게르마늄 을 포함 할 수 도 있 고 , 또는 실리콘 이 없이 게르마늄 을 포함 할 수 도 있 다 . 에피택시 반도체 층 ( 21 ) 내 의 게르마늄 퍼센트 는 30 퍼센트 초과 일 수 도 있 고 , 약 30 퍼센트 내지 약 100 퍼센트 의 범위 일 수 도 있 다 . n - 우물 영역 ( 도시 생략 ) 이 반도체 기판 ( 20 ') 에 형성 될 수 도 있 다 . n - 우물 영역 은 에피택시 반도체 층 ( 21 ) 아래 로 연장 될 수 있 거나 연장 되 지 않 을 수 도 있 다 .