도 45 는 도 15 의 메모리 블록 ( BLKb ) 의 제 10 실시 예 에 따른 등 가 회로 ( BLKb _ 10 ) 를 보여 주 는 회로도 이 다 . 도 21 의 등가 회로 ( BLKb _ 1 ) 와 비교 하 면 , 각 낸드 스트링 ( NS ) 에서 접지 선택 트랜지스터 ( GST ) 및 메모리 셀 들 ( MC 1 ~ MC 5 ) 사이 에 제 1 더미 메모리 셀 ( DMC 1 ) 이 제공 된다 .