상기 한 바 와 같이 , 본 발명 은 단위 픽셀 ( P ) 양측 의 상기 제 2 스토리지 영역 에 상기 제 3 반도체 층 ( 316 ) 이 상기 게이트 전극 층 ( 336 ) 과 게이트 절 연막 ( 320 ) 을 매개 로 비대칭 으로 소정 영역 중첩 되 어 각 데이터 라인 ( 345 n , " 345 n - 1 ) 과 나란 하 게 형성 됨 으로써 종래 에 비해 A 영역 의 2 배 만큼 증가 된 제 2 스토리지 캐 패 시터 ( C "" st ) 가 형성 된다 . "