도 22 는 도 17 내지 도 21 에 도시 된 3 차원 반도체 메모리 장치 의 동작 방법 을 설명 하 기 위한 순서도 이 다 . 도 23 는 도 17 내지 도 21 에 도시 된 3 차원 반도체 메모리 장치 의 셀 어레이 에서 스트링 선택 트랜지스터 들 의 문턱 전압 을 나타낸다 . 설명 의 간략 함 을 위해 도 6 내지 도 13 를 참조 하 여 설명 된 차원 반도체 메모리 장치 의 동작 방법 과 동일 한 기술 적 특징 들 에 대한 설명 은 생략 될 수 있 다 .