도 4 d 를 참조 하 면 , 관통 전극 스캔 부 의 구성 은 도 4 a 의 구성 과 상부 칩 인식 부 ( 231 _ 1 ~ 231 _ 4 ) 를 제외 하 고 는 실질 적 으로 동일 하 다 . 도 4 d 의 상부 칩 인식 부 ( 231 _ 1 ~ 231 _ 4 ) 는 , 칩 아이디 신호 ( SID < 0 : 3 >< 1 : 0 >) 의 제 1 신호 ( SID < 0 : 3 >< 0 >) 를 반전 하 는 제 1 인버터 ( INV 141 ~ INV 441 ) , 칩 아이디 신호 ( SID < 0 : 3 >< 1 : 0 >) 의 제 2 신호 ( SID < 0 : 3 >< 1 >) 를 반전 하 는 제 2 인버터 ( INV 142 ~ INV 442 ) 및 제 1 인버터 ( INV 141 ~ INV 441 ) 와 제 2 인버터 ( INV 142 ~ INV 442 ) 의 출력 신호 들 을 입력 받 아 노어 연산 을 수행 하 여 상부 칩 활성 화 신호 ( CH _ INF 0 ~ CH _ INF 3 ) 를 출력 하 는 노아 게이트 ( NR 14 ~ NR 44 ) 를 포함 할 수 있 다 . 따라서 , 제 4 코어 다이 ( 220 _ 3 ) 의 상부 칩 인식 부 ( 231 _ 4 ) 는 제 4 채널 ( CH 3 ) 에 대응 되 는 제 4 코어 다이 ( 220 _ 3 ) 의 칩 아이디 신호 ( SID 2 < 1 : 0 >)( 즉 , ' 11 ') 를 입력 받 아 로직 하이 레벨 로 활성 화 되 는 상부 칩 활성 화 신호 ( CH _ INF 3 ) 를 생성 한다 .