도 2 를 참조 하 면 , 반도체 기판 ( 101 ) 내 에 활성 영역 ( 103 a ) 을 한정 하 는 소자 분리 막 ( 103 ) 을 형성 한다 . 상기 소자 분리 막 ( 103 ) 은 셀 로우 트렌치 소자 분리 ( shallow trench isolation ; STI ) 공정 을 사용 하 여 형성 할 수 있 다 . 상기 활성 영역 ( 103 a ) 상 에 게이트 절 연막 을 형성 한다 . 상기 게이트 절 연막 은 열 산화 막 으로 형성 할 수 있 다 . 상기 게이트 절 연막 을 갖 는 상기 반도체 기판 ( 101 ) 상 에 게이트 도전 막 및 캐 핑 막 을 차례 로 형성 한다 . 상기 게이트 도전 막 은 폴리 실리콘 막 일 수 있 고 , 상기 캐 핑 막 은 실리콘 질화 막 또는 실리콘 산질 화 막 일 수 있 다 .