상술 한 실시 형태 에서 는 NAND 형 플래시 메모리 의 경우 를 예 로 들 어 설명 했 다 . 부가 적 으로 , NAND 형 플래시 메모리 에서 메모리 셀 트랜지스터 수 를 1 개 로 감소 시킨 3 Tr - NAND 형 플래시 메모리 나 , NOR 형 플래시 메모리 에 도 적용 될 수 있 다 . 본 실시 형태 는 3 Tr - NAND 형 플래시 메모리 에서 드레 인 측 의 선택 트랜지스터 ST 1 을 배제 한 2 Tr 형 플래시 메모리 에 도 적용 할 수 있 으며 , 적층 게이트 구조 를 구비 한 불휘발성 반도체 메모리 전반 에 널리 적용 할 수 도 있 다 .