도 4 는 하나 이상 의 실시 예 에 따른 게이트 드라이버 회로 ( 400 ) 의 개략 도 이 다 . 게이트 드라이버 회로 ( 400 ) 는 , 게이트 드라이버 IC ( 20 ) 내 에 집적 된 단락 검출 회로 ( 40 ) , Vout 감지 회로 ( 41 ) 및 VDC 감지 회로 ( 42 ) 를 제외 하 고는 , 도 3 a 및 도 3 b 와 관련 하 여 위 에서 논의 된 동일 한 원리 를 적용 한다 . 또한 , 블 랭킹 시간 회로 ( 48 ) 가 제공 되 고 입력 제어 신호 ( HIN , LIN ) 에 대한 턴 온 지연 시간 을 적용 하 도록 구성 된다 .