상술 한 본 발명 이 되 는 PCR 보정 회로 를 이용 하 는 것 에 의하 면 , 종래 의 PLL 회로 에 의해 시스템 클럭 을 재생 하 는 방법 과 비교 해서 , 대폭 적 인 부품 점수 , 회로 규모 의 삭감 , 제어 의 간단 화 를 도모 하 는 것 이 가능 하 게 된다 . 또한 , 본 발명 에 의하 면 , PCR 정보 를 포함 한 모든 패킷 에 대하 여 , 레이트 변환 시 의 버퍼링 시 에 발생 하 는 PCR 정보 의 지터 ( 지연 시간 ) 를 산출 하 는 것 이 가능 해 지 는 것 에 의해 , PCR 보정 가능 한 프로그램 수 ( PCR 수 ) 에 제한 이 없 다 . 또한 , PCR 보정 을 할 때 에 필요 한 PCR 카운터 정보 의 검출 회로도 , 종래 와 같이 PSI 정보 를 해석 해서 프로그램 마다 PCR 값 을 개별 적 으로 검출 할 필요 도 없 고 , 단순히 , PCR 정보 를 포함 하 는지 아닌지 의 판단 만 으로 실현 가능 하 게 되 기 때문 에 , 더욱 회로 의 간단 화 및 회로 규모 의 삭감 이 가능 해진다 .