제어 신호 머 지부 ( 180 ) 는 제 1 셀 블럭 제 어부 ( 120 C ) 와 , 제 2 셀 블럭 제 어부 ( 120 D ) 에서 제공 되 는 액티브 신호 ( ACT 00 , ACT 01 ) 와 프리 차지 신호 ( PCG 00 , PCG 01 ) 를 조합 하 여 공통 액티브 신호 ( ACT ) 와 공통 프리 차지 신호 ( PCG ) 를 생성 한다 . 한 뱅크 내 에서 서로 다른 셀 블럭 이 순차 적 으로 액티브 되 기 위해서 는 셀 블럭 이 액티브 되 기 전 에 셀 블럭 에 프리 차지 동작 이 먼저 수행 되 기 때문 에 , 액티브 신호 와 프리 차지 신호 는 공통 을 이웃 한 셀 블럭 에 공통 으로 사용 할 수 있 는 것 이 다 . 공통 어드레스 래치 부 ( 170 ) 는 제 1 메인 워 드라인 드라이버 ( 140 C ) 와 , 제 2 메인 워 드라인 드라이버 ( 140 D ) 에 모두 제공 된다 .