본 개시 내용 의 일 양태 에 따르 면 , 3 차원 메모리 디바이스 는 : 절연 층 들 및 전기 전도성 층 들 의 교번 하 는 스택 ; 교번 하 는 스택 을 통해 연장 되 는 메모리 스택 구조물 들 - 메모리 스택 구조물 들 각각 은 각자 의 수직 반도체 채널 및 각자 의 메모리 필름 을 포함 함 -; 수직 반도체 채널 들 중 각자 의 하나 의 제 1 단부 에 위치 된 드레 인 영역 들 ; 제 1 표면 및 제 2 표면 을 갖 는 소스 층 - 제 1 표면 은 수직 반도체 채널 들 각각 의 제 2 단부 에 위치 됨 - 을 포함 한다 . 수직 반도체 채널 들 각각 의 제 1 단부 는 수직 반도체 채널 들 각각 의 제 2 단부 보다 로직 다이 에 더 가깝 다 . 반도체 웨이퍼 는 소스 층 의 제 2 표면 위 에 위치 되 지 않 는다 .