도 28 ( B ) 에 도시 한 트랜지스터 는 기판 ( 1200 ) 과 , 기판 ( 1200 ) 위 에 제공 된 하지 절 연막 ( 1202 ) 과 , 하 지 절 연막 ( 1202 ) 주변 에 제공 된 보호 절 연막 ( 1204 ) 과 , 하 지 절 연막 ( 1202 ) 및 보호 절 연막 ( 1204 ) 위 에 제공 된 고저 항 영역 ( 1206 a ) 및 저 저항 영역 ( 1206 b ) 을 갖 는 산화물 반도체 막 ( 1206 ) 과 , 산화물 반도체 막 ( 1206 ) 위 에 제공 된 게이트 절 연막 ( 1208 ) 과 , 게이트 절 연막 ( 1208 ) 을 사이 에 두 고 산화물 반도체 막 ( 1206 ) 과 중첩 되 어 제공 된 게이트 전극 ( 1210 ) 과 , 게이트 전극 ( 1210 ) 측면 과 접촉 되 어 제공 된 측벽 절 연막 ( 1212 ) 과 , 적어도 저 저항 영역 ( 1206 b ) 과 접촉 되 어 제공 된 한 쌍 의 전극 ( 1214 ) 과 , 적어도 산화물 반도체 막 ( 1206 ) , 게이트 전극 ( 1210 ) , 및 한 쌍 의 전극 ( 1214 ) 을 덮 어 제공 된 층간 절 연막 ( 1216 ) 과 , 층간 절 연막 ( 1216 ) 에 형성 된 개구부 를 통하 여 적어도 한 쌍 의 전극 ( 1214 ) 의 한쪽 과 접속 되 어 제공 된 배선 ( 1218 ) 을 갖 는다 .