종래 의 기술 에 따른 DLL 회로 는 내부 의 기준 클럭 이 반도체 집 적 회로 의 외부 까지 전송 되 는 경로 에 존재 하 는 지연 량 을 모델링 한 리플 리카 지 연기 를 구비 하 여 피드백 클럭 을 생성 한다 . 이후 기준 클럭 과 피드백 클럭 의 위상 을 비교 하 여 그 결과 에 따른 신호 를 발생 시키 며 , 지연 라인 은 상기 기준 클럭 과 피드백 클럭 의 위상 을 동기 시키 기 위하 여 상기 기준 클럭 에 소정 의 지연 시간 을 부여 하 게 된다 .