도 1 에서 는 , 길이 가 다른 제 1 및 제 2 유기 트랜지스터 ( Tr 1 및 Tr 2 ) 가 정수 배 가 되 도록 배치 되 어 있 지만 이 에 한정 되 지 않 으며 , 도 8 에 나타내 는 바 와 같이 모든 트랜지스터 가 동일 한 길 이 여도 되 고 , 또한 채널 길 이 방향 으로 등 간격 으로 줄지 어 있 는 구성 이 어도 된다 . 또는 도 9 에 나타내 는 바 와 같이 , 도트 내 의 트랜지스터 가 채널 폭 방향 으로 일렬 로 줄지 어 있 는 구성 이 어도 된다 . 또한 , 1 개 의 도트 에 형성 되 는 유기 트랜지스터 가 2 개 일 필요 는 없 으며 , 3 개 이상 의 유기 트랜지스터 를 형성 해도 된다 . 그 경우 , 도 10 에 나타내 는 바 와 같이 도트 내 에 있 어서 채널 길 이 방향 으로 배열 해도 되 고 , 나아가 서 는 도 11 에 나타내 는 바 와 같이 채널 길 이 방향 및 채널 폭 방향 으로 배열 해도 된다 . 즉 , 유기 트랜지스터 끼리 의 채널 길 이 방향 의 가장 짧 은 간격 을 간격 a 라고 했 을 때 에 , 표시 부 에 형성 되 는 모든 유기 트랜지스터 를 , 트랜지스터 끼리 의 채널 길 이 방향 의 간격 이 상기 간격 a 의 정수 배 를 가지 도록 배치 한다는 조건 을 만족 하 고 있 다면 , 어느 구성 이 더라도 상술 한 제 1 실시 형태 와 동일 한 효과 를 얻 을 수 있 다 . 또한 , 상기 조건 을 만족 시킬 경우 에 는 유기 트랜지스터 ( 6 ) 의 위쪽 에 유기 EL 소자 ( 5 ) 가 위치 하 도록 적층 구조 로 해도 된다 .