이어서 , 상기 데이터 라인 ( Ld ) 상 의 게이트 절 연막 ( 12 ) 의 소정 의 영역 에 콘택트 홀 ( CH 11 ) 을 형성 한다 . 또 , 선택 라인 ( Ls ) 의 하층 배선 층 ( Ls 1 ) 상 의 게이트 절 연막 ( 12 ) 에 콘택트 홀 ( CH 12 ) 을 형성 한다 . 전원 전압 라인 ( Lv ) 의 하층 배선 층 ( Lv 1 ) 상 의 게이트 절 연막 ( 12 ) 에 콘택트 홀 ( CH 15 ) 을 형성 한다 . 트랜지스터 ( Tr 12 ) 의 게이트 전극 ( Tr 12 g ) 상 의 게이트 절 연막 ( 12 ) 의 소정 의 영역 에 콘택트 홀 ( CH 13 ) 을 형성 한다 .