상기 기판 ( 100 ) 상 에 터널 절 연막 ( 133 ) , 전하 포획 층 ( 126 ) , 및 블로킹 절 연막 ( 123 ) 을 차례 로 형성 할 수 있 다 . 상기 블로킹 절 연막 ( 123 ) 상 에 복수 의 제어 게이트 패턴 들 ( 115 a ) 을 형성 할 수 있 다 . 상기 제어 게이트 패턴 들 ( 115 a ) 상 에 스 페이서 절 연막 을 형성 한 후 , 이 를 이방성 식각 하 여 상기 제어 게이트 패턴 ( 115 a ) 각각 의 양측 측벽 들 상 에 스 페이서 형상 의 스 페이서 절 연막 ( 116 ) 을 형성 할 수 있 다 . 상기 스 페이서 절 연막 ( 116 ) 이 형성 된 기판 상 에 셀 간 절 연막 ( 117 ) 을 형성 할 수 있 다 . 상기 스 페이서 절 연막 ( 116 ) 은 상기 하부 절 연막 ( 113 ) 또는 상기 셀 간 절 연막 ( 117 ) 에 비해 낮 은 유전 상수 를 갖 는 절 연막 일 수 있 다 . 상기 스 페이서 절 연막 ( 116 ) 은 실리콘 산화 막 ( SiO 2 ) 에 비해 낮 은 유전 상수 를 갖 는 저 유전율 절연체 일 수 있 다 .