제 1 밀도 및 제 1 액세스 속도 를 갖 는 제 1 비트 셀 어레이 및 상기 제 1 밀도 보다 큰 제 2 밀도 및 상기 제 1 액세스 속도 보다 작 은 제 2 액세스 속도 를 갖 는 제 2 비트 셀 어레이 를 갖 는 SRAM 이 제공 된다 . 상기 SRAM 은 제 1 비트 셀 어레이 에 결합 된 제 1 세트 의 워드 라인 드라이버 , 상기 제 2 비트 셀 어레이 에 결합 된 제 2 세트 의 워드 라인 드라이버 , 및 상기 제 1 및 제 2 비트 셀 어레이 모두 에 연결 된 로우 디코더 를 더 포함 한다 .