또한 , 상기 와 같 은 목적 을 달성 하 기 위한 본 발명 의 반도체 소자 의 퓨즈 형성 방법 은 , 퓨즈 라인 절 단시 인접 퓨즈 의 손상 을 억제 할 수 있 는 반도체 소자 의 퓨즈 형성 방법 으로서 , 반도체 기판 퓨즈 영역 의 동일 평면 상 에 각각 꺽인 형태 를 가지 면서 서로 단절 된 제 1 부분 과 제 2 부분 으로 구성 되 며 , 상기 각 부분 의 일 끝단 이 퓨즈 영역 의 중앙부 에서 동일 선상 에 이격 배치 되 고 나머지 끝단 은 퓨즈 영역 의 양측 부 로 연장 배치 된 제 1 퓨즈 라인 을 형성 하 는 단계 ; 상기 제 1 퓨즈 라인 을 덮 도록 결과물 상 에 제 1 층간 절 연막 을 형성 하 는 단계 ; 상기 제 1 층간 절 연막 상 에 전체 적 으로 퓨즈 영역 의 양측 방향 으로 연장 하 면서 퓨즈 영역 의 중앙부 에서 서로 단절 된 제 3 부분 과 제 4 부분 으로 구성 되 며 , 상기 제 3 부분 및 제 4 부분 의 퓨즈 영역 중앙부 의 일 끝단 이 상기 제 1 부분 및 제 2 부분 의 퓨즈 영역 중앙부 의 일 끝단 과 각각 연결 된 제 2 퓨즈 라인 을 형성 하 는 단계 ; 상기 제 2 퓨즈 라인 을 덮 도록 제 1 층간 절 연막 상 에 제 2 층간 절 연막 을 형성 하 는 단계 ; 상기 제 2 층간 절 연막 및 제 1 층간 절 연막 내 에 제 1 퓨즈 라인 과 콘 택 되 는 제 1 콘 택 플러그 를 형성 함 과 아울러 제 2 층간 절 연막 내 에 제 2 퓨즈 라인 과 콘 택 되 는 제 2 콘 택 플러그 를 형성 하 는 단계 ; 및 상기 제 2 층간 절 연막 상 에 제 1 콘 택 플러그 및 제 2 콘 택 플러그 와 각각 콘 택 되 는 배선 을 형성 하 는 단계 ; 를 포함 한다 .