상기 데이터 래치 ( LA 4 ) 는 상기 스트로브 신호 ( DQSRP 1 ) 의 라이징 에지 에 동기 하 여 , 상기 래치 비트 ( DIEVN 1 ) 를 래치 하 고 , 래치 신호 ( L 2 ) 를 출력 한다 . 상기 데이터 래치 ( LA 5 ) 는 상기 스트로브 신호 ( DQSFP 1 ) 의 라이징 에지 에 동기 하 여 , 상기 래치 신호 ( L 2 ) 를 래치 하 고 , 상기 래치 비트 ( PMDIEV 0 ) 를 출력 한다 . 상기 데이터 래치 ( LA 6 ) 는 상기 스트로브 신호 ( DQSRP 1 ) 의 라이징 에지 에 동기 하 여 , 상기 래치 비트 ( DIODD 1 ) 를 래치 하 고 , 래치 신호 ( L 3 ) 를 출력 한다 . 상기 데이터 래치 ( LA 7 ) 는 상기 스트로브 신호 ( DQSFP 1 ) 의 라이징 에지 에 동기 하 여 , 상기 래치 신호 ( L 3 ) 를 래치 하 고 , 상기 래치 비트 ( PMDIOD 0 ) 를 출력 한다 . 결과 적 으로 , 상기 제 1 래치 부 ( 151 ) 의 상기 데이터 래치 들 ( LA 1 ∼ LA 7 ) 에 의해 상기 제 2 입력 데이터 ( SDLAT ) 의 상기 래치 비트 들 ( PMDIEV 0 , PMDIOD 0 , PMDIEV 1 , PMDIOD 1 ) 이 발생 된다 .