본 발명 의 일 실시 예 에 따라 로드 포 터부 ( 140 ) 에 수납 된 복수 개 의 제 1 웨이퍼 를 웨이퍼 이 동부 ( 150 ) 를 이용 하 여 공정 챔버 부 ( 110 ) 에 형성 된 복수 개 의 웨이퍼 스테이지 ( Wafer Stage ) 만큼 제 1 로드 락 챔버 부 ( 120 ) 에 동시 에 적층 하 는 것 이 다 . 이후 적층 된 제 1 웨이퍼 를 순차 적 으로 공정 챔버 부 ( 110 ) 에 제공 한 후 , 공정 챔버 부 ( 110 ) 에서 가공 된 제 2 웨이퍼 를 순차 적 으로 제 2 로드 락 챔버 부 ( 130 ) 에 동시 에 적층 한 후 웨이퍼 이 동부 ( 150 ) 를 이용 하 여 거의 동시 에 로드 포 터부 ( 140 ) 에 복수 개 의 제 2 웨이퍼 를 수납 하 는 것 이 다 . 이 와 같이 동작 함 으로써 , 웨이퍼 를 처리 하 는 공정 속도 가 1 . 7 배 에서 2 . 3 배 로 향상 되 는 것 이 다 .