또한 상기 한 목적 을 달성 하 기 위한 본 발명 의 다른 특징 에 따른 디바이스 의 대기 전류 감소 장치 는 , 디바이스 미사 용시 서 스펜 드 모드 로 의 변환 동작 과 리셋 명령 입력 시 정상 동작 모드 로 의 재 부팅 동작 을 제어 하 는 제 어부 , 상기 디바이스 내부 의 하드웨어 로직 에 각각 전원 을 독립 적 으로 공급 하 는 전원 관리 로 직부 , 상기 서 스펜 드 모드 로 진입 되 기 전 에 상기 제 어부 및 상기 하드웨어 로직 의 현재 상태 정보 값 을 저장 하 는 저 장부 가 포함 되 어 구비 되 되 , 상기 서 스펜 드 모드 로 진입 되 면 상기 저 장부 이외 의 하드웨어 로직 으로 인가 되 는 전원 은 차단 되 는 것 을 특징 으로 한다 .