상기 다른 목적 을 달성 하 기 위하 여 , 본 발명 의 다른 일면 에 따른 마스킹 회로 는 , 클럭 입력 단자 에 수평 스타트 펄스 신호 를 입력 하 고 출력 단자 에 2 분주 펄스 신호 를 출력 하 는 제 1 플립플롭 , 수평 스타트 펄스 신호 를 입력 하 고 반전 된 수평 스타트 펄스 신호 를 출력 하 는 인버터 , 클럭 입력 단자 에 2 분주 펄스 신호 를 입력 하 고 데이터 입력 단자 에 수평 스타트 펄스 신호 를 입력 하 고 반전 데이터 입력 단자 에 반전 된 수평 스타트 펄스 신호 를 입력 하 고 반전 출력 단자 로 인 에 이 블 신호 를 출력 하 는 제 2 플립플롭 , 그리고 수평 스타트 펄스 신호 와 인 에 이 블 신호 를 입력 하 여 수평 스타트 마스킹 신호 를 발생 하 는 오아 게이트 를 포함 한다 .