반도체 메모리 소자 의 최소 피쳐 사이즈 ( minimum feature size ) 가 급격히 감소 함 에 따라 , 컨 택 홀 매립 환경 은 점점 더 열악 해 지 고 있 다 . 따라서 컨 택 저항 또는 소자 의 동작 속도 를 결정 하 는 요인 의 하나 인 컨 택 홀 또는 비아 ( via ) 를 신뢰 성 있 게 매립 하 는 공정 의 중요 성 이 더욱 커 지 고 있 다 . 기존 에 는 텅스텐 을 이용 한 텅스텐 ( W ) 플러그 ( plug ) 공정 이 컨 택 홀 매립 에 주로 사용 되 어 왔으나 , 텅스텐 플러그 공정 은 공정 의 수 가 많 고 복잡 하 며 , 텅스텐 박막 자체 의 비저항 이 알루미늄 ( Al ) 에 비해 큰 단점 이 있 다 .