또한 , 도 2 에 도시 된 실시 예 에서 , 본 발명 의 실시 예 에 따른 반도체 소자 의 일부 만 도시 하 였음을 이해 할 수 있 을 것 이 다 . 또한 도 2 의 상기 실시 예 에서 , 이웃 한 트렌치 ( 31 ) 사이 는 간격 을 두 고 배열 된 2 개 의 블라인드 홀 ( 32 ) 이 설치 된 것 을 예시 적 으로 도시 하 였 다 . 기타 선택 가능 한 실시 예 에서 , 이웃 한 트렌치 ( 31 ) 사이 에 1 개 , 3 개 , 4 개 , 10 개 , 100 개 등 의 블라인드 홀 ( 32 ) 을 더 설치 할 수 있 다 . 또한 다수 의 블라인드 홀 ( 32 ) 사이 의 배열 형식 은 도면 에 도시 된 예 로 한정 되 지 않 는다 .