그러므로 , 본 발명 은 문턱 전압 감소 에 따른 셀 영역 트랜지스터 의 비트 ( bit ) 페일 ( fail ) 을 억제 할 수 있 고 , 주변 회로 영역 트랜지스터 의 오동작 을 방지 할 수 있 는 바 , 소자 의 동작 특성 을 개선 할 수 있 다 . 또한 , 오프 상태 에서 의 누설 전류 를 감소 시켜 리프 레 쉬 특성 을 개선 하 고 , 전력 소모량 을 줄일 수 있 다 .