도 3 에 도시 된 동작 의 시퀀스 는 가상 메모리 어드레스 공간 의 연속 스트림 을 서비스 하 지 않 는 변환 색인 버퍼 , 가령 , " 더 많 은 "" 랜덤 액세스 "" 패턴 을 보이 는 메모리 액세스 요청 ", 가령 , " 프로세서 ( 102 ) 에 의해 만들 어 진 메모리 액세스 요청 을 서비스 하 는 메모리 관리 유닛 ( "" MMU "") 과 연관 된 변환 색인 버퍼 를 위해 사용 된 것 과 상이 하 다 . 더 구체 적 으로 ", 이러 한 TLB 는 클라이언트 ( 가령 , 프로세서 ( 102 ) ) 와 직접 통신 하 지 않 으며 , 대신 , 단순히 , MMU 에 의해 만들 어 진 가상 메모리 어드레스 변환 에 대한 캐시 로서 역할 한다 . 이러 한 상황 에서 , 메모리 를 액세스 하 기 위해 , 클라이언트 는 , 단순히 , MMU 를 통해 , 특정 가상 메모리 어드레스 를 기초 로 메모리 로 의 액세스 를 요청 한다 . 이 에 응답 하 여 , MMU 는 이용 가능 하 다면 TLB 에 저장 된 변환 을 이용 하 고 필요 한 변환 이 임의 의 어드레스 변환 캐시 계층 구조 레벨 에 저장 되 지 않 는 경우 궁극 적 으로 페이지 테이블 순회 를 수행 하 면서 필요 에 따라 어드레스 변환 캐시 계층 구조 를 올라감 으로써 , 가상 메모리 어드레스 를 변환 한다 . MMU 는 클라이언트 에 의해 특정 된 가상 메모리 어드레스 에 대한 변환 을 획득 하 면 , MMU 는 메모리 어드레스 를 물리 메모리 어드레스 로 변환 하 고 데이터 및 / 또는 클라이언트 로 의 액세스 의 확인 을 반환 하 면서 요청 된 메모리 액세스 를 수행 한다 . 이러 한 TLB 및 메모리 액세스 패턴 을 이용 해 , 클라이언트 는 프리 - 페치 스트림 의 초기 화 를 요청 하 지 않 고 , 프리 - 페치 스트림 이 초기 화 됐 다는 확인 을 수신 하 지 않 으며 , 액세스 를 수행 하 기 전 에 스트림 초기 화 의 완료 의 확인 을 기다리 지 않 는다 . 대신 , TLB 에 실제로 저장 되 는 것 이 무엇 인지 에 무관 하 게 , 클라이언트 는 메모리 액세스 요청 만 한다 . 본 명세서 에 기재 될 때 , 고 성능 애플리케이션 의 경우 , 이러 한 유형 의 액세스 패턴 과 연관 된 TLB 내 부적 중 이 , 허용 될 수 없 는 메모리 액세스 레이턴 시 를 초래 할 수 있 다 .