도 9 는 도 4 의 제 4 플립플롭 을 설명 하 는 도면 이 다 . 도 9 를 참조 하 면 , 제 4 플립플롭 ( 450 ) 은 , 클럭 단자 ( CLK ) 신호 에 응답 하 여 데이터 단자 ( D ) 신호 를 전달 하 는 제 1 스위치 ( 910 ) 와 , 클럭 단자 ( CLK ) 신호 에 응답 하 여 반전 데이터 단자 ( DB ) 신호 를 전달 하 는 제 2 스위치 ( 920 ) 를 포함 한다 . 제 1 스위치 ( 910 ) 를 통해 전달 되 는 데이터 단자 ( D ) 신호 와 제 2 스위치 ( 920 ) 를 통해 전달 되 는 반전 데이터 단자 ( DB ) 신호 는 제 1 래치 ( 930 ) 의 입력 단자 ( IN ) 와 반전 입력 단자 ( INB ) 에 각각 연결 된다 . 제 1 래치 ( 930 ) 는 , 앞서 설명 한 도 8 의 비대칭 래치 로 구성 되 고 , 그 출력 단자 ( OUT ) 는 디 플 트 로 로직 로우 로 셋 팅 된다 . 제 1 래치 ( 930 ) 의 반전 출력 단자 ( OUTB ) 신호 와 출력 단자 ( OUT ) 신호 각각 은 , 반전 클럭 단자 ( CLKB ) 신호 에 응답 하 는 제 3 및 제 4 스위치 들 ( 940 , 950 ) 을 통하 여 제 2 래치 ( 960 ) 의 입력 단자 ( IN ) 와 반전 입력 단자 ( INB ) 로 각각 연결 된다 . 제 2 래치 ( 960 ) 는 , 앞서 설명 한 도 7 의 비대칭 래치 로 구성 되 고 , 그 출력 단자 ( OUT ) 는 디 플 트 로 로직 로우 로 셋 팅 된다 . 제 2 래치 ( 960 ) 의 반전 출력 단자 ( OUTB ) 신호 와 출력 단자 ( OUT ) 신호 는 제 4 플립플롭 ( 450 ) 각각 의 출력 단자 ( Q ) 신호 와 반전 출력 단자 ( QB ) 신호 가 된다 .