또한 , 도 17 b 에 도시 한 트랜지스터 ( 164 ) 는 층간 절연 층 ( 128 ) 상 에 설치 된 산화물 반도체 층 ( 140 ) 과 , 산화물 반도체 층 ( 140 ) 의 상측 표면 에 접하 도록 설치 된 소스 층 ( 142 a ) 및 드레 인 층 ( 142 b ) 과 , 산화물 반도체 층 ( 140 ) , 소스 층 ( 142 a ) 및 드레 인 층 ( 142 b ) 상 에 설치 된 게이트 절 연막 ( 138 ) 과 , 게이트 절 연막 ( 138 ) 상 의 산화물 반도체 층 ( 140 ) 과 중첩 하 는 영역 에 설치 된 게이트 층 ( 136 d ) 을 갖 는다 .