선택 된 행의 낸드 스트링 들 ( NS 11 ~ NS 13 ) 에서 , 선택 된 워드 라인 ( WL 3 ) 에 연결 된 메모리 셀 들 ( MC 3 ) 중 하나 가 턴 - 온 되 면 , 대응 하 는 비트 라인 ( BL ) 및 공통 소스 라인 ( CSL ) 사이 에 채널 이 형성 된다 . 따라서 , 대응 하 는 비트 라인 ( BL ) 으로부터 공통 소스 라인 ( CSL ) 으로 전류 가 흐르 며 , 대응 하 는 비트 라인 ( BL ) 의 전압 이 제 2 비트 라인 전압 ( Vbl 2 ) 으로부터 낮 아 진다 .