몇몇 실시 예 에서 , 상기 시스템 은 전체 대기 시간 이 상기 DRAM 기록 대기 시간 을 나타내 는 플립 - 플 롭 의 캐스케이드 ( cascade ) 를 통해 마킹 신호 를 클 록 하 기 위해 상기 클록 신호 의 전연 을 사용 하 여 윈도우 된 클록 신호 를 발생 시킨다 . 이 같 은 캐스케이드 의 출력 이 다음 에 상기 클록 의 후연 에서 등록 되 어 , 상기 위상 검출기 가능 신호 를 발생 시키 도록 한다 . 다음 에 , 상기 시스템 이 상기 위상 - 검출기 가능 신호 를 상기 클록 신호 와 논리 적 으로 AND 결합 시킴 으로서 윈도우 된 클록 을 발생 시킨다 .