도 3 b 와 같이 , 금속 층 ( 45 ) 상 에 제 2 감광막 ( 도시 하 지 않 음 ) 을 형성 하 고 , 게 이트 전극 ( 40 ) 과 대응 되 는 영역 에 반투 과 영역 을 가지 는 제 2 마스크 ( 도시 하 지 않 음 ) 를 이용 하 여 제 2 감광막 을 노광 하 고 , 현상 하 여 제 2 감광막 패턴 ( 도시 하 지 않 음 ) 을 형성 하 고 , 제 2 감광막 패턴 을 식각 마스크 로 사용 하 여 , 반도체 층 ( 39 ) 및 금속 층 ( 45 ) 을 패 터닝 한다 . 차광 영역 에 대응 되 는 제 2 감광막 의 패턴 보다 , 반투 과 영역 과 대응 되 는 제 2 감광막 은 일부 가 노광 되 어 작 은 두께 를 가지 고 있 으며 , 제 2 감광막 패턴 을 애 싱 ( ashing ) 하 여 , 게이트 전극 ( 40 ) 과 대응 되 는 금속 층 ( 45 ) 의 패턴 을 노출 시킨다 . 애 싱 된 제 2 감광막 의 패턴 을 이용 하 여 , 금속 층 ( 45 ) 의 패턴 을 식각 하 여 소스 전극 ( 45 a ) 및 드레 인 전극 ( 45 b ) 을 형성 하 고 , 계속 해서 애 싱 된 제 2 감광막 패턴 을 식각 마스크 로 이용 하 여 불순물 이 도핑 된 반도체 층 을 식각 하 여 채널 영역 을 형성 한다 . 제 2 감광막 패턴 을 식각 마스크 로 하 여 금속 층 ( 45 ) 을 식각 할 때 , 반도체 층 ( 39 ) 과 금속 층 ( 45 ) 으로 구성 되 는 데이터 패드 ( 50 ) 를 동시 에 형성 한다 . 그리고 애 싱 된 제 2 감광막 패턴 을 제거 하 고 , 제 2 소스 전극 ( 45 a ) 및 드레 인 전극 ( 45 b ) 을 포함 한 게이트 절 연막 ( 41 ) 상 에 절연 물질 을 증착 하 여 보호 층 ( 52 ) 을 형성 한다 .