본 발명 에 따른 반도체 소자 의 캐 패 시터 형성 방법 은 , 캐 패 시터 형성 영역 을 가지 며 , 스토리지 노드 콘 택 플러그 를 포함 한 층간 절 연막 이 형성 된 반도체 기판 상 에 절 연막 을 형성 하 는 단계 ; 상기 캐 패 시터 형성 영역 의 절 연막 부분 을 균일 한 두께 만큼 잔류 되 도록 식각 하 는 단계 ; 상기 절 연막 이 식각 된 부분 을 매립 하 도록 제 1 폴리 실리콘 막 을 형성 하 는 단계 ; 상기 제 1 폴리 실리콘 막 및 절 연막 을 식각 하 여 상기 스토리지 노드 콘 택 플러그 를 노출 시키 는 스토리지 노드 용 홀 을 형성 하 는 단계 ; 상기 홀 을 포함 한 기판 전면 상 에 상기 홀 의 프로 파일 을 따라 상기 스토리지 노드 콘 택 플러그 를 노출 시키 는 제 1 유전 막 을 형성 하 는 단계 ; 상기 노출 된 스토리지 노드 콘 택 플러그 및 홀 내 의 제 1 유전 막 상 에 제 2 폴리 실리콘 막 을 형성 하 는 단계 ; 상기 제 2 폴리 실리콘 막 을 포함 한 기판 전면 상 에 상기 홀 의 프로 파일 을 따라 제 2 유전 막 을 형성 하 는 단계 ; 상기 절 연막 과 홀 사이 의 제 1 폴리 실리콘 막 상부 가 노출 되 도록 제 2 및 제 1 유전 막 을 리세 스 하 는 단계 ; 및 상기 리세 스 된 제 2 및 제 1 유전 막 상 에 상기 홀 을 매립 하 도록 제 3 폴리 실리콘 막 을 형성 하 는 단계 ; 를 포함 한다 .