또한 , 도 2 b 에 도시 한 바 와 같이 정격 전압 이상 의 전압 이 입력 되 면 높 은 전계 가 형성 되 어 다수 의 소자 분리 막 을 넘어가 게 되 고 , 이러 한 전계 는 다른 트랜지스터 영역 의 게이트 전극 ( c ) 으로 흐르 게 되 는데 , 반도체 소자 의 코어 ( core ) 영역 ( low voltage 영역 ) 은 입력 전압 값 에 따라 NMOS 형 게이트 전극 ( a ) 은 도통 되 어 지 고 , PMOS 형 게이트 전극 ( b , high voltage MOS ) 은 동작 부하 가 걸리 면 높 은 전압 특성 에 따라 정상 적 으로 동작 하 게 된다 . 여기 에서 , 높 은 전압 을 위해 제조 된 게이트 전극 ( b ) 으로 집중 된 과부하 로 인하 여 소자 가 파괴 되 는 현상 이 발생 하 는 것 을 방지 하 기 위해 다수 의 소자 분리 막 ( 적어도 2 개 의 소자 분리 막 ) 을 제조 될 CMOS 소자 의 특성 에 대응 되 는 조건 으로 하나 의 소자 분리 막 을 형성 할 경우 보다 상대 적 으로 작 은 폭 과 깊이 로 형성 하 여 그 폭 과 깊이 에 따라 형성 된 전계 를 이용 하 여 리키지 전류 가 다른 트랜지스터 영역 의 게이트 전극 ( c ) 으로 흐르 게 되 고 , 접지 된 게이트 전극 ( c ) 에 의해 리키지 전류 를 상쇄 하 여 정전 방지 기능 을 수행 한다 .