도 4 를 참조 하 면 , 본 발명 에 따른 플래시 메모리 장치 의 소거 방법 은 복수 의 소거 루프 들 ( LOOP 0 ∼ LOOPi ) 로 구성 될 수 있 다 . 각각 의 소거 루프 ( LOOP 0 ∼ LOOPi ) 는 , 소거 실행 구간 ( P 1 ) , 지연 시간 구간 ( P 2 / P 2 '), 그리고 검증 구간 ( P 3 ) 으로 구성 될 수 있 다 . 소거 실행 구간 ( P 1 ) 동안 , 제 어 로직 ( 700 ) 은 행 선택 회로 ( 200 ) 및 전압 발생 회로 ( 300 ) 를 제어 하 여 , 선택 된 메모리 블록 의 워드 라인 들 로 0 V 보다 크 거나 같 고 전원 전압 ( Vdd ) 보다 작 은 워드 라인 전압 이 인가 되 고 , 메모리 셀 들 이 형성 되 어 있 는 벌크 로 소거 전압 ( Verase ) ( 예 를 들 면 , 20 V ) 이 인가 되 도록 한다 . 이러 한 바이어스 조건 하 에서 선택 된 메모리 블록 의 메모리 셀 들 이 소거 된다 .