공급 전압 에 비해 메모리 장치 의 비트 라인 전압 을 약간 감소 시키 는 것 은 메모리 장치 의 정적 잡음 마진 을 크 게 개선 시킨다 . 그러나 , 메모리 설계 들 에서 비트 라인 은 일반 적 으로 메모리 에 액세스 하 기 전 에 공급 전압 으로 프리 차지 ( precharge ) 된다 . 판독 안정 성 을 개선 하 기 위하 여 비트 라인 전압 을 감소 시키 기 위한 몇몇 의 시도 들 이 있 었 다 . 이전 시도 들 은 판독 안정 성 을 개선 하 기 위하 여 그 들 의 효과 를 제한 할 수 있 는 , 제조 동안 의 프로세스 , 온도 및 전압 변화 들 에 대해 큰 민 감도 를 나타냈 다 . 이 들 시도 들 중 일부 는 펄스 화 된 비트 라인 방식 ( scheme ) , 이중 공급 전압 들 , 및 동적 셀 바이어 싱 을 포함 한다 .