상기 제 1 소자 반도체 패턴 ( 200 a ) 에 제 2 서브 스트링 을 형성 한다 . 상기 제 1 소자 반도체 패턴 ( 200 a ) 은 상기 제 2 서브 스트링 의 활성 영역 에 해당 한다 . 상기 제 2 서브 스트링 은 서로 직렬 로 연결 된 복수 의 제 2 셀 트랜지스터 를 포함 한다 . 상기 제 2 셀 트랜지스터 들 은 제 2 셀 게이트 패턴 들 ( 120 ) 및 그것 들 의 양측 의 제 1 소자 반도체 패턴 ( 200 a ) 에 형성 된 제 2 셀 소스 / 드레 인 영역 들 ( 135 c ', 135 ca ', 135 cb ') 을 포함 한다 . 이때 , 상기 제 1 소자 반도체 패턴 ( 200 a ) 의 일 가장자리 에 형성 됨 과 더불 어 상기 제 1 스트링 근접 플러그 ( 137 a ) 위 에 형성 된 제 2 셀 소스 / 드레 인 영역 ( 135 ca ') 을 제 2 스트링 근접 단자 ( 135 ca ') 라 정의 하 고 , 상기 제 1 소자 반도체 패턴 패 턴 ( 200 a ) 의 다른 가장자리 에 형성 됨 과 더불 어 상기 제 1 접지 근접 플러그 ( 137 b ) 위 에 형성 된 제 2 셀 소스 / 드레 인 영역 ( 135 cb ') 을 제 2 접지 근접 단자 ( 135 cb ') 라 정의 한다 .