상기 와 같 은 목적 을 달성 하 기 위하 여 , 본 발명 은 , NMOS 및 PMOS 형성 영역 이 정의 된 반도체 기판 을 마련 하 는 단계 ; 상기 기판 의 NMOS 및 PMOS 형성 영역 각각 에 트렌치 를 형성 하 는 단계 ; 상기 트렌치 표면 에 측벽 산화 막 을 형성 하 는 단계 ; 상기 트렌치 를 매립 하 도록 기판 전면 상 에 비정질 탄소막 을 형성 하 는 단계 ; 상기 비정질 탄소막 상 에 희생 막 을 형성 하 는 단계 ; 상기 NMOS 형성 영역 에 형성 된 희생 막 과 비정질 탄소막 을 선택 적 으로 제거 하 는 단계 ; 상기 선택 적 으로 희생 막 과 비정질 탄소막 이 제거 된 기판 결과물 의 전면 상 에 라이너 질화 막 을 형성 하 는 단계 ; 상기 PMOS 형성 영역 에 형성 된 잔류 된 비정질 탄소막 이 노출 되 도록 상기 PMOS 형성 영역 에 형성 된 라이너 질화 막 을 선택 적 으로 제거 함 과 아울러 그 아래 의 희생 막 을 제거 하 는 단계 ; 상기 노출 된 비정질 탄소막 을 제거 하 는 단계 ; 및 상기 트렌치 를 완전 매립 하 도록 기판 결과물 상 에 매립 산화 막 을 형성 하 는 단계 ; 를 포함 하 는 반도체 소자 의 소자 분리 막 형성 방법 을 제공 한다 .