도 3 을 참조 하 면 , 지연 셀 은 제어 전압 ( V _ CTR ) 에 따라 차동 입력 신호 ( IN , / IN ) 가 차동 출력 단 ( OUT , / OUT ) 으로 출력 되 는 데 소요 되 는 시간 이 결정 된다 . 예컨데 , ' IN ' 입력 신호 가 논리 ' 하이 '( high ) 이 고 '/ IN ' 입력 신호 가 논리 ' 로우 '( low ) 라 가정 하 면 , 차동 출력 단 ( OUT , / OUT ) 의 제 2 출력 단 ( OUT ) 의 전압 레벨 은 제 2 전류 ( I 2 ) 에 따라 예정 된 전압 레벨 로 점점 높 아 지 게 되 고 , 제 1 전류 ( I 1 ) 는 접지 전압 단 ( VSS ) 으로 빠져나가 제 1 출력 단 ( / OUT ) 의 전압 레벨 은 점점 낮 아 지 게 된다 . 제 1 및 제 2 출력 단 ( OUT , / OUT ) 의 전압 레벨 은 다음 단의 지연 셀 에 전달 되 고 , 이 는 곧 하나 의 지연 셀 의 단위 지연 시간 이 된다 .