한편 , 도 6 에 나타내 는 실시 형태 4 에 관한 발진 회로 ( 1 ) 에서 는 , MOS 트랜지스터 ( M 20 ) 및 MOS 트랜지스터 ( M 21 ) 이 상대 정밀 도 좋 게 배치 된다 . 그 때문 에 , ID ( M 20 ) 와 ID ( M 21 ) 의 비 는 , 저항 ( ROP ) 에 의한 설정 전류 치가 넓 은 범위 에서 변했 다 하 더라도 일정 해진다 . 따라서 , 넓 은 설정 전류 범위 에서 Δ 의 값 을 작 게 할 수 있 고 , 출력 전압 범위 를 넓 게 할 수 있 다 . 또한 , 도 6 에 나타내 는 실시 형태 4 에 관한 발진 회로 ( 1 ) 에서 는 , 캐스 코드 전류 미러 회로 ( 109 ) 를 이용 하 고 있 기 때문 에 , 귀환 전류 의 정밀도 를 높 게 유지 하 는 것 이 가능 해진다 .