도 9 는 본 발명 의 일 실시 예 에 따라 , 도 6 의 디지털 데이터 전송 디바이스 ( 502 ) 의 부분 으로서 전류 소스 벌크 바이어 싱 회로 ( 506 ) 및 전류 소스 제어기 ( 508 ) 의 예 를 도시 하 는 개략 적 인 블럭 도 이 다 . 도시 된 바 와 같이 , 예시 적 인 전류 소스 벌크 바이어 싱 회로 ( 506 ) 는 제 1 전압 소스 VDD 1 ( 216 ) 와 제 1 출력 단자 ( 208 ) 사이 에서 PMOS 트랜지스터 ( PM 5 ) 에 직렬 로 연결 된 NMOS 트랜지스터 ( NM 3 ) 를 포함 한다 . 추가 적 으로 , NMOS 트랜지스터 ( MN 3 ) 와 PMOS 트랜지스터 ( MP 5 ) 의 게이트 들 이 , 제 1 전압 소스 VDD 1 ( 216 ) 에 연결 된다 . 예 시 적 인 전류 소스 벌크 바이어 싱 회로 ( 506 ) 는 또한 제 1 전압 소스 VDD 1 ( 216 ) 와 제 2 출력 단자 ( 210 ) 와 의 사이 의 PMOS 트랜지스터 ( MP 6 ) 에 직렬 로 연결 된 NMOS 트랜지스터 ( MN 4 ) 를 포함 한다 . 추가 적 으로 , NMOS 트랜지스터 ( MN 4 ) 와 PMOS 트랜지스터 ( MP 6 ) 의 게이트 들 은 모두 제 1 전압 소스 VDD 1 ( 216 ) 에 연결 된다 . PMOS 트랜지스터 들 ( MP 5 , MP 6 ) 각각 은 자신 들 각각 의 제 1 단자 들 에 연결 된 벌크 단자 들 을 가진다 . PMOS 트랜지스터 ( MP 5 ) 의 제 1 단자 에 연결 된 NMOS 트랜지스터 ( MN 3 ) 의 제 2 단자 는 저항 ( R 4 ) 의 제 1 단자 에 연결 되 고 , PMOS 트랜지스터 ( MP 6 ) 의 제 1 단자 에 연결 된 NMOS 트랜지스터 ( MN 4 ) 의 제 2 단자 는 저항 ( R 5 ) 의 제 1 단자 에 연결 된다 . 저항 들 ( R 4 , R 5 ) 은 전압 분배 기 로서 서로 연결 된다 . 전압 분배 기 의 출력 은 전류 소스 벌크 바이어 싱 신호 ( 510 ) 이 다 .