도 14 의 단면도 ( 1400 ) 에 의해 예시 된 바 와 같이 , 측 방향 으로 플로팅 게이트 전극 ( 134 ) 사이 의 반도체 기판 ( 104 ) 에 공통 메모리 소스 / 드레 인 영역 ( 128 ) 이 형성 될 수 있 다 . 공통 메모리 소스 / 드레 인 영역 ( 128 ) 을 형성 하 는 프로세스 는 , 로직 및 경계 영역 ( 104 l , 104 b ) 을 덮 으며 공통 소스 / 드레 인 갭 ( 1204 ) 외부 의 메모리 영역 ( 104 m ) 을 더 덮 는 , 포토레지스트 층 ( 1401 ) 을 형성 하 고 패 터닝 하 는 것 을 포함 할 수 있 다 . 이온 주입 또는 또 다른 적합 한 도핑 프로세스 ( 들 ) 가 그 자리 의 포토레지스트 층 ( 1401 ) 을 이용 해 수행 될 수 있 다 . 포토레지스트 층 ( 1401 ) 은 포토 리소그래피 를 사용 하 여 패 터닝 될 수 있 다 .