제 4 MOS 트랜지스터 ( 21 ) 의 소스 는 제 2 MOS 트랜지스터 ( 2 ) 의 드레 인 에 접속 되 어 있 다 . 제 5 MOS 트랜지스터 ( 22 ) 의 소스 는 제 3 MOS 트랜지스터 ( 3 ) 의 드레 인 에 접속 되 어 있 다 . 제 2 MOS 트랜지스터 ( 2 ) 와 제 3 MOS 트랜지스터 ( 3 ) 의 소스 는 제 1 MOS 트랜지스터 ( 1 ) 의 드레 인 에 접속 되 어 있 다 . 제 2 MOS 트랜지스터 ( 2 ) 와 제 3 MOS 트랜지스터 ( 3 ) 의 게이트 는 입력 신호 를 각각 입력 하 고 있 다 . 제 2 MOS 트랜지스터 ( 2 ) 와 제 3 MOS 트랜지스터 ( 3 ) 는 입력 트랜지스터 회로 를 구성 하 고 있 다 . 회로 시 동시 에 동작 하 도록 , 본 실시 예 는 제 2 MOS 트랜지스터 ( 2 ) 와 제 3 MOS 트랜지스터 ( 3 ) 의 게이 트 에 바이어스 전압 B 2 를 부여 한다 .