다음 , 도 1 b 에 나타낸 바 와 같이 트랜지스터 ( Tr ) 를 덮 는 실리콘 산질 화 막 ( 11 ) 을 플 라즈 마 CVD 법 등 에 의해 형성 하 고 , 그 위 에 , TEOS 을 사용 한 플 라즈 마 CVD 법 등 에 의해 NSG ( nondoped silicate glass ) 막 ( 12 ) 을 형성 한다 . 실리콘 산질 화 막 ( 11 ) 의 두께 는 200 nm 정도 로 하 고 NSG 막 ( 12 ) 의 두께 는 600 nm 정도 로 한다 . 그 다음 , NSG 막 ( 12 ) 의 표면 을 200 nm 정도 연마 함 으로써 , 평탄 화 한다 . 본 실시 예 에서 는 실리콘 산질 화 막 ( 11 ) 및 NSG 막 ( 12 ) 으로 제 3 절 연막 이 구성 되 어 있 다 .