DBL 신호 ( 234 ) 가 LOW 로 풀 링 된 것 을 감지 하 는 것 에 응답 하 여 . 컨트롤러 ( 208 ) 는 리셋 신호 ( 236 ) 를 디 어서 트 ( de - assert ) 하 여 , 다양 한 신호 들 이 자신 의 휴지 ( quiescent ) 상태 로 복귀 하 도록 한다 . 예 를 들 어 , 도 3 에 도시 된 바 와 같이 , " 리셋 신호 ( 236 ) ( "" 리셋 "" 으로 표기 됨 ) 가 LOW 로 풀 링 되 는 것 에 응답 하 여 ", GTP 내부 클록 신호 는 디 어서 트 되 고 , 이어서 WL 및 DWL 신호 가 디 어서 트 된다 . 또한 , 리셋 신호 가 LOW 로 풀 링 되 는 것 에 응답 하 여 , " 컨트롤러 ( 208 ) 는 비트 셀 어레이 ( 202 ) 로 데이터 를 판독 또는 기록 하 기 위한 적절 한 기능 유닛 내 의 다양 한 감지 증폭기 및 회로 를 가능 하 게 하 는 감지 증폭기 인 에이블 ( SAE ) 신호 ( 238 ) ( 도 3 에서 "" SAE "" 로 표기 ) 를 어서 트 한다 . 도 2 에서 ", 기능 유닛 ( 240 ) 은 SAE 신호 ( 238 ) 에 의해 인 에 이 블 되 는 다양 한 회로 를 나타낸다 . 판독 동작 을 위해 , 일부 시간 지연 ( CLK 2 Q ) 후 에 , " 도 3 에서 "" Q "" 로 표기 된 신호 로 표시 된 바 와 같이 SRAM ( 100 ) 으로부터 유효 한 데이터 가 가용 하 게 된다 . "