본 발명 은 보다 단순 한 공정 으로 제조 비용 을 절감 할 수 있 는 반도체 소자 의 에프 피지 에이 ( FPGA ) 구조 및 그 형성 방법 을 제공 하 기 위한 것 으로 , 본 발명 의 에프 피지 에 이 형성 방법 은 제 1 비정질 실리콘 패턴 에 의해 이웃 한 제 1 비아 가 병렬 연결 된 구조 를 갖 는 제 1 비아 병렬연결 구조물 을 형성 하 는 단계 와 , 제 1 비아 연결 구조물 상 의 제 1 비아 병렬연결 구조물 과 중첩 되 지 않 은 위치 에 제 2 비정질 실리콘 패턴 에 의해 이웃 한 제 2 비아 가 병렬 연결 된 구조 를 갖 는 제 2 비아 병렬연결 구조물 을 형성 하 는 단계 와 , 제 1 비아 병렬연결 구조물 과 제 2 비아 병렬연결 구조물 을 연결 하 기 위한 연결 체 를 형성 하 는 단계 를 포함 한다 .