도 14 는 교차점 아키텍처 에 대한 다이 영역 의 효율 적 이용 을 지원 하 는 메모리 부분 ( 1400 ) 의 일례 를 도시 한다 . 도 14 는 명확 성 을 위해 기판 레이어 및 로우 라인 들 에서 의 구성 요소 들 만 을 도시 한다 . 예 를 들 어 , 메모리 타일 의 부분 들 이 명확 성 을 위해 생략 될 수 있 다 . 다른 예 에서 , 상이 한 덱 들 과 연관 된 로우 라인 들 은 메모리 소자 에서 의 상이 한 높이 들 에 위치 될 수 있 다 . 그 에 따라 , 일부 예 에서 , 로우 라인 들 은 서로 포개지 거나 차곡차곡 적층 될 수 있 다 . 로우 라인 들 은 명확 성 을 위해 2 차원 배열 로 오프셋 되 어 도시 된다 . 메모리 부분 ( 1400 ) 은 도 9 , 도 10 , 도 12 및 도 13 을 참조 하 여 설명 된 메모리 부분 들 ( 905 , 1200 , 1300 ) 의 일례 일 수 있 다 . 메모리 부분 ( 1400 ) 는 컬럼 라인 들 ( 1405 ) 을 갖 는 메모리 부분 ( 905 ) 을 도시 한다 . 컬럼 라인 들 ( 1405 ) 은 도 1 을 참조 하 여 설명 된 워드 라인 들 ( 110 ) 의 예 들 일 수 있 다 . 경우 에 따라 , 컬럼 라인 들 ( 1405 ) 은 도 1 을 참조 하 여 설명 된 디 지트 라인 들 ( 115 ) 의 예 들 일 수 도 있 다 . 워드 라인 들 및 비트 라인 들 , 또는 그것 들 의 유사 체 들 에 대한 언급 은 이해 또는 운용 을 잃 지 않 고 호환 가능 하 다 . 컬럼 라인 들 ( 1405 ) 은 메모리 셀 들 의 다수 의 덱 에 접속 될 수 있 다 . 경우 에 따라 , 컬럼 라인 들 ( 1405 ) 은 로우 라인 들 ( 705 , 710 ) 사이 에 위치 될 수 있 다 . 예 를 들 어 , 컬럼 라인 ( 1405 ) 은 로우 라인 ( 705 ) 위 에 위치 될 수 있 고 로우 라인 ( 710 ) 은 컬럼 라인 ( 1405 ) 위 에 위치 될 수 있 다 . 컬럼 라인 들 ( 1405 ) 은 본원 에 설명 된 바 와 같이 메모리 타일 들 에서 의 ( 코어 부분 또는 경계 부분 중 어느 하나 에서 의 ) 컬럼 라인 디코더 들 에 접속 되 거나 그것 들 과 연관 될 수 있 다 .