다중 경로 로 반도체 칩 에 전기 적 신호 를 입출력 할 수 있 으면서 도 우수 하 게 적층 할 수 도 있 는 웨이퍼 레벨 패키지 는 , 반도체 칩 , 반도체 칩 의 상면 을 따라 연장 되 며 반도체 칩 과 전기 적 으로 연결 된 도전 패턴 , 반도체 칩 및 도전 패턴 상 에 형성 되 고 도전 패턴 의 일부 를 노출 시키 는 콘 택 홀 을 갖 는 절연성 포토레지스트 구조물 , 도전 패턴 과 전기 적 으로 연결 되 도록 콘 택 홀 을 매립 하 는 도전 부재 , 도전 패턴 으로부터 반도체 칩 을 관통 하 여 반도체 칩 의 하면 까지 연장 된 관통 전극 , 반도체 칩 하면 에 형성 되 어 관통 전극 방향 으로 의 전기 적 신호 흐름 을 허용 하 는 이방성 도전 접착 층 , 및 이방성 도전 접착 층 의 하면 에 형성 되 고 이방성 도전 접착 층 을 매개 로 관통 전극 과 전기 적 으로 연결 되 는 도전 라인 을 갖 는 패턴 필름 을 포함 한다 . 본 발명 에 따르 면 패턴 필름 을 이용 하 여 웨이퍼 레벨 패키지 들 을 우수 하 게 적층 할 수 있 으면서 도 그 두께 를 감소 시킬 수 있 다 .