도 1 f 를 참조 하 면 , 콘 택 홀 ( 108 ) 이 채워 지 도록 콘 택 홀 ( 108 ) 을 포함 한 반도체 기판 ( 100 ) 상부 에 제 2 도 전막 을 형성 한다 . 이때 , 제 2 도전 막 은 스텝 커버리지 특성 이 우수 한 CVD 방법 을 이용 하 여 텅스텐 ( W ) 으로 형성 한다 . 제 2 도 전막 을 형성 하 기 전 에 층간 절 연막 ( 104 ) 상부 에 제 2 확산 정지 막 ( 112 ) 을 형성 함 으로써 층간 절 연막 ( 104 ) 과 제 2 도 전막 사이 에 들뜨 는 ( lifting ) 현상 이 발생 하 지 않 는다 . 층간 절 연막 ( 104 ) 상부 가 노출 될 때 까지 화학 적 기계 적 연마 ( CMP ) 공정 또는 에치 백 ( etchback ) 공정 을 실시 하 여 콘 택 플러그 ( 114 ) 를 형성 한다 .