표시 영역 ( DA ) 에 대응 하 여 , 제 1 기판 ( 311 ) 에 는 다수 의 박막 트랜지스터 ( Thin Film Transistor : TFT ) 들 과 다수 의 화소 전극 들 이 매트릭스 형태 로 형성 된다 . 예 를 들 어 , 제 1 박막 트랜지스터 ( TFT 1 ) 의 게이트 전극 은 게이트 라인 들 ( GL 1 ~ GLn ) 중 제 1 게이트 라인 ( GL 1 ) 과 연결 되 고 , 소오 스 전극 은 데이터 라인 들 ( DL 1 ~ DLm ) 중 제 1 데이터 라인 ( DL 1 ) 과 연결 되 며 , 드레 인 전극 은 제 1 화소 전극 ( 315 ) 과 연결 된다 .