다음 , 그래프 NS ( b ) 를 살펴본다 . 센싱 노드 ( NS ) 의 전압 은 제 1 시점 ( t 1 ) 부터 마진 보상 PMOS 트랜지스터 ( MCPTn ) 의 소스 에 연결 된 제 2 마진 보상 전압 ( VCM ( b ) ) 을 가질 수 있 다 . 도 15 과 달리 , 마진 보상 회로 ( 250 ) 의 마진 보상 스위치 가 PMOS 트랜지스터 이 다 . 따라서 , 저항성 메모리 셀 ( 220 ) 이 문턱 전압 보다 낮 은 전압 을 가질 때 , 비트 라인 노드 ( NB ) 로부터 전하 가 로컬 워드 라인 노드 ( NW ) 로 전달 되 지 못할 수 있 다 . 이때 , 마진 보상 PMOS 트랜지스터 ( MCPTn ) 에 로직 로우 가 인가 되 어 , 마진 보상 PMOS 트랜지스터 는 턴 온 될 수 있 다 . 즉 , 제 1 시점 ( t 1 ) 부터 저항성 메모리 셀 ( 220 ) 에 문턱 전압 ( Vth ) 이상 의 전압 이 걸리 는 문턱 전압 시점 ( tr ) 까지 , 마진 보상 PMOS 트랜지스터 ( MCPTn ) 를 통해 , 제 1 마진 보상 전압 ( VCM ( a ) ) 이 센싱 노드 ( NS ) 로 전달 될 수 있 다 . 이후 , 문턱 전압 시점 ( tr ) 에 로컬 워드 라인 노드 ( NW ) 에 의해 마진 보상 PMOS 스위치 가 턴 오프 되 어 , 센싱 노드 ( NS ) 에 는 프리 차지 부 ( 240 ) 로부터 공급 된 프리 차지 전압 ( 예 를 들 어 , Vpre 1 ) 이 인가 될 수 있 다 .