도 2 a 및 도 2 b 에 는 도 1 aa 에 도시 하 는 메모리 셀 을 2 행 × 2 열 의 매트릭스 상태 로 배치 한 메모리 셀 어레이 의 회로도 이 다 . 도 2 a 및 도 2 b 에 있 어서 의 메모리 셀 ( 170 ) 의 구성 은 , 도 1 aa 과 마찬가지 다 . 다만 , 도 2 a 에서 는 소스 선 SL 이 2 열 의 메모리 셀 에 있 어서 공통 화 된 구조 를 갖 는다 . 또한 , 도 2 b 에 있 어서 는 , 소스 선 SL 이 2 행의 메모리 셀 에 있 어서 공통 화 된 구조 를 갖 는다 .