이것 에 의해 , 연산 증폭기 ( 19 ) 의 ＋ 측 입력 단자 에 대하 여 , 펄스 ( φ clk ) 가 「 L 」 레벨 기간 , 즉 차동 증폭기 ( 18 ) 가 기준 전압 ( VREF ) 과 의 차분 을 증폭 하 고 , 다음 단의 회로 에 대하 여 출력 신호 ( VOUT ) 를 출력 하 는 기간 에 있 어서 , 전기 신호 ( AIN ) 의 파형 을 종래 의 삼각파 형상 과 비교 하 여 플랫 한 상태 로 함 을 도 2 로 부터 이해 할 수 있 다 .