여기 서 , 저항 ( R 4 ) 은 전원 전압 버스 라인 ( VDD _ BL ) 과 노드 ( ND 3 ) 사이 에 연결 되 고 , 캐 패 시터 ( C 2 ) 는 노드 ( ND 3 ) 와 접지 전압 버스 라인 ( VSS _ BL ) 사이 에 연결 된다 . 그리고 , 인버터 ( IV 1 ) 는 노드 ( ND 3 ) 의 상태 에 응답 하 여 바이어스 전압 을 전원 전압 버스 라인 ( VDD _ BL ) 의 레벨 로 풀 업 시키 는 PMOS 트랜지스터 ( 도시 되 지 않 음 ) 와 , 노드 ( ND 3 ) 의 상태 에 응답 하 여 바이어스 전압 을 접 지 전압 버스 라인 ( VSS _ BL ) 의 레벨 로 풀 다운 시키 는 NMOS 트랜지스터 ( 도시 되 지 않 음 ) 로 구성 될 수 있 다 . 또한 , NMOS 트랜지스터 ( N 1 ) 는 트리거 버스 라인 ( TRG _ BL 1 ) 과 접지 전압 버스 라인 ( VSS _ BL ) 사이 에 연결 되 며 , 인버터 ( IV 1 ) 에서 제공 된 바이어스 전압 에 의해 턴 온 이 제어 된다 .