도 2 a 에 도시 된 바 와 같이 , 소자 분리 막 ( 102 ) 으로 정의 되 는 활성 영역 ( 104 ) 을 포함 하 는 반도체 기판 ( 100 ) 상 에 캡 핑 절 연막 ( 106 ) 및 층간 절 연막 ( 108 ) 을 형성 한다 . 이어서 , 활성 영역 ( 104 ) 이 노출 되 도록 층간 절 연막 ( 108 ) 및 캡 핑 절 연막 ( 106 ) 을 식각 한 후 , 식각 된 영역 이 매립 되 도록 폴리 실리콘 ( 110 ) 을 형성 한다 . 이어서 , 폴리 실리콘 ( 110 ) 및 층간 절 연막 ( 108 ) 상부 에 배리 어 금속 층 ( 112 ) 및 도전 층 ( 114 ) 을 형성 한다 . 여기 서 , 배리어 금속 층 ( 112 ) 은 티타늄 , 티타늄 질화 막 또는 이 들 의 적층 구조 를 포함 하 며 , 도전 층 ( 114 ) 은 텅스텐 을 포함 하 는 것 이 바람직 하 다 . 또한 , 도전 층 ( 114 ) 은 게이트 를 형성 하 는 것 이 바람직 하 다 .