도 4 를 참조 하 면 , 다항식 접근 법 을 이용 하 여 본 발명 의 구현 은 더 잘 이해 될 수 있 다 . 도 1 에서 와 같 은 룩 업 테이블 을 이용 하 는 대신 에 , 크기 계산 블록 ( 110 ) 의 출력 은 일련 의 다항식 들 F 1 I , F 1 R , F 2 I , F 2 R , FNI , FNR ( 각각 은 다른 처리 를 수행 하 는 DSP 또는 FPGA 중 어느 하나 에서 계산 됨 ) 에 제공 된 후 도시 된 바 와 같이 합산 된다 . 합산 결과 는 그 후 에 단지 도 1 의 룩 업 테이블 의 출력 과 함께 DAC ( 145 A - B ) 에 제공 된다 . 나머지 설계 는 동일 하 고 , 따라서 도 4 에서 반복 되 지 않 는다 . 다항식 들 은 다음 과 같이 표현 될 수 있 다 .