일본 공개 특허 공보 2007 - 128959 에 개시 한 반도체 메모리 카드 는 , 상면 에 형성 된 제 1 도체 패턴 및 저면 에 형성 된 제 2 도체 패턴 을 구비 한 기판 과 , 회로 기판 상 에 실장 한 메모리 패키지 솔 더 로 구성 하 는데 , 제 1 도체 패턴 중 적어도 한 부분 과 제 2 도체 패턴 중 적어도 한 부분 은 회로 기판 의 평면 으로부터 대칭 적 인 모양 으로 보인다 . 이 반도체 메모리 카드 에서 회로 기판 의 뒤틀림 ( warping ) 은 그 시점 또는 반도체 메모리 패키지 의 열 리 플로우 프로세스 ( thermal reflow process ) 에 따라 제어 할 수 있 다 .