설계 하우스 ( 또는 설계 팀 ) ( 1520 ) 는 IC 설계 레이아웃 다이어그램 ( 1522 ) 을 생성 한다 . IC 설계 레이아웃 다이어그램 ( 1522 ) 은 도 1 - 12 와 관련 하 여 전술 한 반도체 소자 ( 100 , 200 , 300 , 400 , 700 , 800 , 900 , 1000 , 1100 , 1200 ) 와 같 은 IC 소자 ( 1560 ) 를 위한 레이아웃 설계 등 의 다양 한 기하학 적 패턴 을 포함 한다 . 기하학 적 패턴 은 제조 될 IC 소자 ( 1560 ) 의 다양 한 부품 을 구성 하 는 금속 , 산화물 또는 반도체 층 의 패턴 에 대응 한다 . 다양 한 층 들 이 결합 되 어 다양 한 IC 특징 부 를 형성 한다 . 예 를 들 어 , IC 설계 레이아웃 다이어그램 ( 1522 ) 의 일부 는 반도체 기판 ( 예 , 실리콘 웨이퍼 ) 및 반도체 기판 상 의 다양 한 재료 층 에 형성 될 활성 영역 , 게이트 전극 , 소스 및 드레 인 , 층간 상호 접속 부 의 도전 세그먼트 또는 비아 와 같 은 다양 한 IC 특징 부를 포함 한다 . 설계 하우스 ( 1520 ) 는 IC 설계 레이아웃 다이어그램 ( 1522 ) 을 생성 하 기 위해 적절 한 설계 절차 를 구현 한다 . 설계 절차 는 논리 설계 , 물리 적 설계 또는 배치 및 경로 중 하나 이상 을 포함 한다 . IC 설계 레이아웃 다이어그램 ( 1522 ) 은 기하학 적 패턴 의 정보 를 갖 는 하나 이상 의 데이터 파일 로 제공 된다 . 예 를 들 어 , IC 설계 레이아웃 다이어그램 ( 1522 ) 은 GDSII 파일 형식 또는 DFII 파일 형식 으로 표현 될 수 있 다 .