이어서 , 제 1 및 제 2 감광 패턴 ( 41 a , 41 b ) 을 마스크 로 하 여 도전 층 ( 170 ) , 저항성 접촉 층 ( 160 ) 및 반도체 층 ( 150 ) 을 차례 로 식각 하 여 복수 의 도전 패턴 ( 174 a , 174 b ) , 복수 의 저항성 접촉 패턴 ( 164 a , 164 b ) , 회로 반도체 ( 154 a ) 및 표시 반도체 ( 154 b ) 를 형성 한다 .