채널 막 식각 량 제어 를 통해 정 션 오버랩 영역 을 확보 하 는 본 발명 의 실시 예 에 따르 면 , 고온 의 열 공정 을 이용 하 여 채널 막 내부 로 도 펀트 를 확산 시킴 으로써 정 션 오버랩 영역 을 확보 하 는 경우 보다 , 정 션 오버랩 영역 의 길이 를 정밀 하 게 제어 할 수 있 다 . 이 에 따라 , 본 발명 의 실시 예 는 도 2 a 에 도시 된 워드 라인 들 ( WL 1 내지 WLk ) 과 제 1 반도체 막 ( SE 1 ) 사이 에 배치 되 는 소스 셀렉 트 라인 들 ( SSL 1 , SSL 2 ) 의 적층 수 를 증가 시키 지 않 더라도 , 소스 셀렉 트 트랜지스터 들 ( SST 1 , SST 2 ) 의 오프 ( off ) 특성 을 확보 할 수 있 다 .