이상 설명 한 것 처럼 , 본 실시 형태 에 의하 면 , 출력 버퍼 부 ( 200 ) 는 , 전단 의 DAC ( 123 ) 으로부터 수신 된 입력 데이터 를 증폭 하 여 , 정극 성 의 신호 전압 을 생성 하 는 기능 을 가지 는 정극성 OTA ( 211 ) 와 , 채널 ( CHm ) ( 예 를 들 어 m = 1 ) 에 접속 되 는 제 1 의 신호선 ( 112 m ) 에 정극 성 또는 음극 성 의 신호 전압 을 공급 하 는 출력 버퍼 의 기능 을 가지 는 제 1 의 공통 OAMP ( 212 ) 와 , 전단 의 DAC ( 123 ) ( DAC _ LOWER ) 의 입력 데이터 를 증폭 하 여 , 음극 성 의 신호 전압 을 생성 하 는 기능 을 가지 는 음극 성 OTA ( 221 ) 와 , 채널 ( CHm + 1 ) ( 예 를 들 어 CH 2 , m = 1 ) 에 접속 되 는 제 2 의 신호선 ( 112 m + 1 ) 에 음극 성 또는 정 극성 의 신호 전압 을 공급 하 는 제 2 의 공통 OAMP ( 222 ) 와 , 제 1 의 스위치 ( SW 231 ) ~ 제 8 의 ( SW 238 ) 를 포함 하 는 스위치 군 ( 230 ) 을 이용 한다 . 정극성 OTA ( 211 ) 의 출력 단자 및 공통 출력 증폭기 ( OAMP ) ( 212 ) 의 제 1 의 입력 단자 사이 에 는 제 1 의 스위치 ( SW 231 ) 가 배치 되 어 있 다 . 정극성 OTA ( 211 ) 의 출력 단자 및 공통 출력 증폭기 ( OAMP ) ( 222 ) 의 제 1 의 입력 단자 사이 에 는 제 2 의 스위치 ( SW 232 ) 가 배치 되 어 있 다 . 음극 성 OTA ( 221 ) 의 출력 단자 와 제 2 의 공통 출력 증폭기 ( OAMP ) ( 222 ) 의 제 2 의 입력 단자 사이 에 는 제 3 의 스위치 ( SW 233 ) 가 배치 되 어 있 다 . 음극 성 OTA ( 221 ) 의 출력 단자 와 제 1 의 공통 출력 증폭기 ( OAMP ) ( 212 ) 의 제 2 의 입력 단자 사이 에 는 제 4 의 스위치 ( SW 234 ) 가 배치 되 어 있 다 . 제 1 의 공통 출력 증폭기 ( OAMP ) ( 212 ) 의 출력 단자 와 정극성 OTA ( 211 ) 의 반전 입력 단자 ( +) 사이 에 는 제 5 의 스위치 ( SW 235 ) 가 배치 되 어 있 다 . 제 2 의 공통 출력 증폭기 ( OAMP ) ( 222 ) 의 출력 단자 와 정극성 OTA ( 211 ) 의 반전 입력 단자 ( -) 사이 에 는 제 6 의 스위치 ( SW 236 ) 가 배치 되 어 있 다 . 제 2 의 공통 출력 증폭기 ( OAMP ) ( 222 ) 의 출력 단자 와 음극 성 OTA ( 221 ) 의 반전 입력 단자 ( -) 사이 에 는 제 7 의 스위치 ( SW 237 ) 가 배치 되 어 있 다 . 제 1 의 공통 출력 증폭기 ( OAMP ) ( 212 ) 의 출력 단자 와 음극 성 OTA ( 221 ) 의 반전 입력 단자 ( +) 사이 에 는 제 8 의 스위치 ( SW 238 ) 가 배치 되 어 있 다 .