도 4 a 및 4 b 는 예시 적 인 반도체 디바이스 ( 100 ) 를 제조 하 기 위한 예시 적 인 방법 의 사시도 및 단면도 를 도시 한다 . 도 4 a 및 도 4 b 에 도시 된 예 에서 , 인 캡슐 란트 ( 115 ) 가 도전 층 ( 103 ) 및 전자 컴 포 넨 트 ( 120 ) 의 표면 에 형성 될 수 있 음 으로써 , 전자 컴 포 넨 트 ( 120 ) 가 서브 스트레이트 ( 110 ) 에 임베디드 된다 . 일부 예 들 에서 , 인 캡슐 란트 ( 115 ) 는 전자 컴 포 넨 트 ( 120 ) 의 측면 에 코팅 되 거나 접촉 할 수 있 다 . 또한 , 인 캡슐 란트 ( 115 ) 는 전자 컴 포 넨 트 ( 120 ) 의 하면 과 중첩 되 지 않 은 도전 층 ( 103 ) 의 표면 에 접촉 할 수 있 다 . 일부 예 들 에서 , 전자 컴 포 넨 트 ( 120 ) 의 상면 과 인 캡슐 란트 ( 115 ) 의 상면 이 대체로 동일 평면 을 이룰 수 있 고 , 전자 컴 포 넨 트 ( 120 ) 의 상면 이 인 캡슐 란트 ( 115 ) 의 상면 을 통해 외부 로 노출 될 수 있 다 . 일부 예 들 에서 , 전자 컴 포 넨 트 ( 120 ) 의 하 면 이 인 캡슐 란트 ( 115 ) 의 하면 과 대체로 동일 평면 을 이룰 수 있 고 , 전자 컴 포 넨 트 ( 120 ) 의 하 면 이 인 캡슐 란트 ( 115 ) 의 하면 을 통해 노출 될 수 있 다 .