본 명세서 에 기재 된 바 와 같이 , 메모리 셀 의 어레이 는 제어기 ( 140 ) 는 , 커맨드 에 응답 하 여 , 공유 I / O 라인 을 통해 출발 위치 로부터 도착 위치 로 데이터 를 이동 하 도록 구성 되 는 DRAM 메모리 셀 의 구현 을 포함 할 수 있 다 . 출발 위치 는 메모리 디바이스 의 제 1 뱅크 내 에 있 고 도착 위치 는 제 2 뱅크 내 에 있 을 수 있 거나 및 / 또는 출발 위치 는 메모리 디바이스 내 하나 의 뱅크 의 제 1 서브 어레이 내 있 을 수 있 고 도착 위치 는 동일 뱅크 의 제 2 서브 어레이 내 에 있 을 수 있 다 . 제 1 서브 어레이 및 제 2 서브 어레이 는 뱅크 의 동일 한 파티션 이 거나 서브 어레이 는 뱅크 의 상이 한 파티션 내 에 있 을 수 있 다 .