도 5 ( a ) 는 2 μ App ~ 1 mApp 사이 입력 전류 신호 에 대한 종래 기술 의 전달 임피던스 증폭기 회로 의 펄스 응답 시뮬레이션 결과 를 도시 한 도면 이 고 , 도 5 ( b ) 는 본 실시 예 에 의한 전달 임피던스 증폭기 회로 의 펄스 응답 시뮬레이션 결과 를 도시 한 도면 이 다 . 도 5 ( a ) 로 도시 된 종래 의 전달 임피던스 증폭기 회로 의 펄스 응답 시뮬레이션 결과 를 보 면 , 400 μ App 이상 의 큰 전류 신호 에 대해서 는 제대로 출력 하 지 못하 는 것 을 볼 수 있 다 . 반면 , 본실 시예 에 의한 전달 임피던스 증폭기 회로 의 펄스 응답 시뮬레이션 결과 는 양호 한 펄스 복원 을 보여준다 .