상단 선택 게이트 ( TSG ) 컷 ( 755 ) 은 메모리 핑거 ( 742 ) 의 반도체 ( 예컨대 , 실리콘 ) 영역 을 차지 하 지만 데이터 저장 을 위해 사용 되 지 않 는다 . 상단 선택 게이트 ( TSG ) 컷 ( 755 ) 의 사용 은 전체 메모리 핑거 ( 742 ) 크기 ( 즉 , BL 방향 을 따라 ) 를 증가 시키 고 메모리 핑거 ( 742 ) 의 유효 비트 밀도 를 낮춘다 . 따라서 , 상단 선택 게이트 ( TSG ) 컷 ( 755 ) 은 메모리 블록 ( 115 ) 크기 및 3 D 메모리 장치 ( 100 ) 크기 를 증가 시킨다 . 또한 , 전체 메모리 페이지 ( 708 a , 708 b ) 크기 ( 즉 , WL 방향 을 따라 ) 는 채널 홀 피치 ( 706 ) 에 의해 제한 되 는 비트 라인 피치 ( 705 ) 에 의해 제한 된다 . 도 7 에 도시 된 바 와 같이 , 4 개 의 비트 라인 ( 702 a - 702 d ) 은 페이지 당 4 개 의 채널 홀 에 접속 되 고 , 따라서 비트 라인 피치 ( 705 ) 는 채널 홀 피치 ( 706 ) 의 0 . 25 배 이 다 . 일반 적 으로 , 메모리 핑거 크기 가 클수록 더 긴 워드 라인 ( WL ) 접속 을 필요 로 하 며 , 이 는 3 D 메모리 장치 ( 100 ) 에 대해 더 큰 워드 라인 ( WL ) 시상수 및 더 느린 판독 및 총 프로그래밍 시간 을 초래 한다 .