본 발명 의 실시 형태 1 에 의한 디스플레이 용 박막 트랜지스터 의 구조 와 제조 방법 을 도 2 ~ 도 5 를 이용 하 여 설명 한다 . 도 2 와 도 3 은 보텀 게이트 ( bottom gate ) 형 박막 트랜지스터 의 단면도 와 그 제조 공정 의 일례 를 나타내 는 플로우 도 , 도 4 와 도 5 는 톱 게이트 ( top gate ) 형 박막 트랜지스터 의 단면도 와 그 제조 공정 의 일례 를 나타내 는 플로우 도 , 도 6 과 도 8 은 각각 의 효과 를 나타내 기 위한 문턱 전위 ( 電位 ) 시프트 의 경시 ( 시간 경과 ) 변화 를 설명 하 는 그래프 도 , 도 7 과 도 9 는 각각 을 본 발명 에 적용 하 기 위한 회로 의 간단 한 모식도 이 다 .