본 개시 의 일부 실시 형태 에 따르 면 , 필러 셀 ( set 0 ) 은 , 하나 이상 의 반도체 핀 을 포함 하 고 , 게이트 전극 , 폴리 실리콘 스트립 , 금속 게이트 등 을 포함 할 수 있 는 게이트 피쳐 의 패턴 을 포함 하 거나 포함 하 지 않 을 수 있 다 . 필러 셀 ( set 0 ) 은 또한 , 콘택트 플러그 , 금속 라인 등 의 더미 피쳐 를 포함 할 수 있 다 . X 방향 에서 길 이 방향 을 갖 는 복수 의 반도체 핀 ( 40 ) 및 Y 방향 에서 길 이 방향 을 갖 는 복수 의 게이트 피쳐 ( 42 ) 를 도시 하 는 도 12 에 필러 셀 ( set 0 ) 의 예시 적 레이아웃 이 도시 되 어 있 다 . 일부 실시 형태 에 따르 면 , 일부 또는 모든 반도체 핀 ( 40 ) 은 필러 셀 ( set 0 ) 의 좌측 경계 ( 23 - LB ) 로부터 우측 경계 ( 23 - RB ) 로 연속 적 으로 연장 된다 . 대체 실시 형태 에 따르 면 , 필러 셀 ( set 0 ) 내 의 반도체 핀 ( 40 ) 은 , 브레이크 ( break ) 를 가질 수 있 고 , 좌측 경계 ( 23 - LB ) 로부터 우측 경계 ( 23 - RB ) 로 연속 적 으로 연장 되 지 않 는다 . 마찬가지 로 , 일부 또는 모든 게이트 피쳐 ( 42 ) 는 필러 셀 ( set 0 ) 의 상부 경계 ( 23 - TB ) 로부터 하부 경계 ( 23 - BB ) 로 연장 된다 . 대체 실시 형태 에 따르 면 , 게이트 피쳐 ( 42 ) 는 , 브레이크 를 가질 수 있 고 , 상부 경계 ( 23 - TB ) 로부터 하부 경계 ( 23 - BB ) 로 연장 되 지 않 는다 . 다른 필러 셀 ( set 3 , set 6 , set 9 등 ) 내 의 반도체 핀 및 게이트 피쳐 의 레이아웃 은 대응 하 는 경계 로 연속 적 으로 연장 되 거나 연장 되 지 않 을 수 있 다 .