상기 박막 트랜지스터 어레이 기판 ( 110 ) 은 제 1 방향 으로 배열 된 복수 의 게이트 라인 ( 108 ) 과 상기 게이트 라인 ( 108 ) 과 수직 인 제 2 방향 으로 교차 된 복수 의 데이터 라인 ( 109 ) 에 의해 정의 된 액정 셀 들 이 매트릭스 형태 로 배열 되 는 화상 표시 영역 ( 113 ) 과 , 그 화상 표시 영역 ( 113 ) 의 게이트 라인 ( 108 ) 과 연결 되 어 외부 신호 를 전달 하 는 게이트 패드 ( 114 ) 와 , 상기 데이터 라인 ( 109 ) 들 과 연결 되 는 데이터 패드 ( 115 ) 를 포함 한다 . 그리고 , 각각 의 게이트 패드 ( 114 ) 는 게이트 링크 라인 ( 145 ) 들 을 통해 게이트 라인 ( 108 ) 과 연결 되 고 , 상기 데이터 패드 ( 115 ) 는 데이터 링크 라인 ( 125 ) 들 을 통해 데이터 라인 ( 109 ) 과 연결 되 어 있 으며 , 상기 데이터 링크 라인 ( 125 ) 들 사이 에 는 데이터 링크 라인 ( 125 ) 의 단차 를 보상 하 기 위한 데이터 링크 라인 의 단차 보상 패턴 ( 127 ) 이 형성 되 어 있 으며 , 이 에 대한 상세 한 설명 은 이후 에 하 기 로 한다 .