그 예 로 , 대한민국 공개 특허 공보 제 1998 - 83304 호 에 따르 는 도 9 를 참고 하 여 보 면 , 소정 의 두께 를 갖 는 수지 층 의 내부 에 여러 층 으로 배치 된 리드 패턴 ( 13 ) 이 수직 구멍 을 통해 서로 연결 접속 되 고 , 윗면 에 는 상기 칩 ( 11 ) 을 부착 하 는 동시 에 리드 패턴 ( 13 ) 과 와이어 ( 14 ) 로 본딩 하 여 하나 의 완전 한 회로망 을 구성 하 는데 있 어서 , 상기 카드 면 ( 10 ) 에 칩 ( 11 ) 을 부착 시킨 다음 칩 단자 ( 12 ) 와 리드 패턴 ( 13 ) 을 와이어 ( 14 ) 로 본딩 한 다음 , 상기 칩 ( 11 ) 과 이것 과 관련 된 리드 패턴 ( 13 ) 을 하나 로 카드 면 ( 10 ) 에 직접 인 캡슐 레 이 션 처리 하 여 칩 ( 11 ) 이 리드 패턴 ( 13 ) 과 연결 접속 된 상태 에서 카드 면 ( 10 ) 에 일체 로 부착 / 고정 되 게 함 으로써 , 상기 카드 면 ( 10 ) 에 칩 ( 11 ) 이 차지 하 는 면적 을 감소 시키 고 있 다 .