도 16 내지 도 18 은 본 개시 내용 의 일부 실시 예 들 에 따른 라디오 네트워크 노드 의 예시 적 인 실시 예 들 을 도시 한다 . 도 16 은 본 개시 내용 의 일부 실시 예 들 에 따른 노드 ( 12 ) 의 개략 적 인 블록 도 이 다 . 다른 유형 의 네트워크 노드 들 은 유사 한 아키텍처 를 가질 수 있 다 [ 특히 , 프로세서 ( 들 ) , 메모리 , 및 네트워크 인터페이스 를 포함 하 는 것 과 관련 하 여 ] . 도시 된 바 와 같이 , 라디오 액세스 노드 ( 12 ) 는 하나 이상 의 프로세서 ( 36 ) ( 예 를 들 어 , CPU , ASIC , FPGA , 및 / 또는 그 와 유사 한 것 ) 및 메모리 ( 38 ) 를 포함 하 는 회로 를 포함 하 는 제어 시스템 ( 34 ) 을 포함 한다 . 제 어 시스템 ( 34 ) 은 또한 네트워크 인터페이스 ( 40 ) 를 포함 한다 . 라디오 액세스 노드 ( 12 ) 는 또 한 하나 이상 의 안테나 ( 48 ) 에 연결 된 하나 이상 의 송신기 ( 44 ) 및 하나 이상 의 수신기 ( 46 ) 를 각각 포함 하 는 하나 이상 의 라디오 유닛 ( 42 ) 을 포함 한다 . 일부 실시 예 들 에서 , 위 에서 설명 된 라디오 액세스 노드 ( 12 ) 의 기능 은 예 를 들 어 메모리 ( 38 ) 에 저장 되 고 프로세서 ( 들 ) ( 36 ) 에 의해 실행 되 는 소프트웨어 로 완전 하 게 또는 부분 적 으로 구현 될 수 있 다 .