상기 제 2 서브 픽셀 ( SP 2 ) 에 는 상기 제 1 게이트 라인 ( GL 1 ) 과 상기 제 1 데이터 라인 ( DL 1 ) 이 교차 되 고 그 교 차부 에 는 제 2 박막 트랜지스터 ( TFT - 2 ) 가 형성 되 고 , 상기 제 2 박막 트랜지스터 ( TFT - 2 ) 는 도시 되 지 않 은 화소 전극 과 연결 된다 . 상기 화소 전극 은 제 2 공통 전압 라인 ( VL 2 ) 과 오버랩 되 어 제 2 스토리지 캐 패 시터 ( Cst - 2 ) 를 형성 한다 .