이러 한 구성 적 특징 에 의해 상기 게이트 전극 ( 205 ) 과 게이트 절 연막 ( 208 ) 과 3 중층 구조 의 반도체 층 ( 230 ) 과 소스 및 드레 인 전극 ( 244 , 246 ) 을 구성 요소 로 하 는 박막 트랜지스터 ( Tr ) 에 있 어 , 전류 의 흐름 즉 캐리어 가 이동 하 는 주 패스 ( path ) 는 ④ 으로 표시 된 소스 전극 ( 244 ) / 상기 소스 전극 ( 244 ) 과 수직 한 방향 으로 위치 한 오 믹 콘 택 층 ( 225 ) / 제 1 실리콘 층 ( 214 a ) 내 에 형성 된 채널 영역 ( ch ) / 드레 인 전극 ( 246 ) 과 수직 한 방향 으로 위치 한 오 믹 콘 택 층 ( 225 ) / 드레 인 전극 ( 246 ) 이 되 며 , 이러 한 주 패스 ( path ) 이외 의 제 1 실시 예 에서 지적 한 기생 패스 ( path ) 는 상기 소스 및 드레 인 전극 의 양 끝 단부 가 절곡 되 어 오 믹 콘 택 층 과 제 2 및 제 1 실리콘 층 의 측면 과 접촉 하 지 않 는 바 , 형성 되 지 않 게 되 는 것 이 제 2 실시 예의 가장 특징 적 인 것 이 되 고 있 다 .