도 2 는 본 고안 에 따른 메모리 카드 ( 1 ) 의 내부 를 나타낸 개략 도 이 다 . 도 2 에 나타낸 바 와 같이 , 회로 기판 ( 5 ) 은 카드 몸체 ( 2 ) 의 내부 에 배치 되 고 , 메모리 카드 인터페이스 ( 3 ) 와 접속 인터페이스 ( 4 ) 에 전기 적 으로 연결 된다 . 회로 기판 ( 5 ) 상 에 는 제어 칩 ( 6 ) 과 메모리 칩 ( 7 ) 이 구비 되 어 있 다 . 제 어 칩 ( 6 ) 은 메모리 카드 인터페이스 ( 3 ) 에 전기 적 으로 연결 된다 . 메모리 칩 ( 7 ) 은 접속 인터페이스 ( 4 ) 와 제어 칩 ( 6 ) 에 전기 적 으로 연결 된다 .