도 2 는 본 발명 의 일실 시예 에 따른 락킹 루프 회로 를 개략 적 으로 나타내 는 블락 도 이 다 . 도 2 에서 는 , 락킹 루프 회로 의 예 로서 , 위상 락킹 루프 ( PLL ) 회로 가 도시 된다 . 그러나 , 이 는 하나 의 예 일 뿐 이 며 , 이 로 인하 여 본 발명 의 권리 범위 가 한정 되 지 않 는다 . 나아가 , 본 발명 의 권리 범위 는 지연 락킹 루프 ( DLL ) 회로 등 의 다양 한 형태 의 락킹 루프 회로 에 도 적용 될 수 있 음 에 유의 해야 한다 .