따라서 , 도 1 에 도시 된 바 와 같이 상기 소자 분리 막 ( 20 ) 에 의하 여 액티브 영 역 으로 정의 된 상기 반도체 기판 ( 10 ) 의 표면 에 는 제 1 p 형 웰 영역 ( 31 ) , 제 1 p 형 도핑 영역 ( 50 ) 및 제 2 p 형 웰 영역 ( 32 ) 이 순서 대로 위치 될 수 있 다 . 즉 , 상기 반도체 기판 ( 10 ) 의 표면 영역 에 는 상기 제 1 p 형 도핑 영역 ( 50 ) 과 상기 제 2 p 형 웰 영역 ( 32 ) 은 인접 하 도록 형성 될 수 있 다 . 또한 , 상기 제 1 p 형 도핑 영역 ( 50 ) 하부 의 n 형 도핑 영역 ( 40 ) 은 상기 제 2 p 형 웰 영역 ( 32 ) 과 인접 하 도록 형성 될 수 있 다 .