도 3 은 도 1 의 메모리 장치 에 포함 된 메모리 셀 어레이 의 일 예 를 도시 하 는 블록 도 이 다 . 도 3 은 도 1 을 참조 하 여 설명 될 것 이 다 . 메모리 셀 어레이 ( 110 a ) 는 제 1 내지 제 s 워드 라인 들 ( WL 1 ~ WLs ; s 는 6 이상 의 정수 ) , 제 1 내지 제 t 비트 라인 들 ( BL 1 ~ BLt ; t 는 10 이상 의 정수 ) , 및 메모리 셀 들 ( MC 11 ~ MCst ) 을 포함 할 수 있 다 . 도 3 은 판독 동작 또는 기입 동작 에서 의 복수 의 메모리 셀 들 ( MC 11 ~ MCst ) 을 구분 하 는 기준 을 설명 하 기 위한 것 이 다 . 메모리 셀 들 ( MC 11 ~ MCst ) 의 개수 , 워드 라인 들 ( WL 1 ~ WLs ) 의 개수 , 및 비트 라인 들 ( BL 1 ~ BLt ) 의 개수 는 모두 예시 적 인 것 에 불과 하 다 .