도 5 를 참조 하 면 메모리 블록 ( BLK 1 ) 은 복수 의 셀 스트링 들 ( CS 11 ~ CS 1 m , CS 21 ~ CS 2 m ) 을 포함 한다 . 복수 의 셀 스트링 들 ( CS 11 ~ CS 1 m , CS 21 ~ CS 2 m ) 각각 은 + Z 방향 을 따라 신장 된다 . 복수 의 셀 스트링 들 ( CS 11 ~ CS 1 m , CS 21 ~ CS 2 m ) 각각 은 , 메모리 블록 ( BLK 1 ) 하부 의 기판 ( 미 도시 ) 위 에 적층 된 , 적어도 하나 의 소스 선택 트랜지스터 ( SST ) , 제 1 내지 제 n 메모리 셀 들 ( MC 1 ~ MCn ) 그리고 적어도 하나 의 드레 인 선택 트랜지스터 ( DST ) 를 포함 한다 .