도 1 내지 도 8 을 참조 하 여 설명 한 본 발명 의 일 실시 예 에 따른 반도체 장치 는 결정질 반도체 를 포함 하 는 제 1 박막 트랜지스터 ( T 1 ) 및 산화물 반도체 를 포함 하 는 제 2 박막 트랜지스터 ( T 2 ) 가 수직 적층 되 어 있 어 집적도 가 우수 하 며 , 고해상도 에 유리 하 다 . 또한 , 제 1 박막 트랜지스터 ( T 1 ) 및 제 2 박막 트랜지스터 ( T 2 ) 가 별도 의 제어 전극 을 포함 하 고 있 어 독립 적 으로 구동 이 가능 하 며 , 제 1 박막 트랜지스터 ( T 1 ) 및 제 2 박막 트랜지스터 ( T 2 ) 각각 이 일 명 탑 게이트 구조 를 가져 바텀 게이트 구조 대비 고해상도 에 유리 하 다 . 다만 , 본 발명 의 일 실시 예 가 도 1 내지 도 8 에 한정 되 는 것 은 아니 다 .