상기 박막 트랜지스터 어레이 기판 은 기판 상 에 서로 교차 되 게 형성 되 어 상기 화소 전극 의 형성 영역 을 정의 하 는 게이트 라인 및 데이터 라인 과 ; 상기 게이트 라인 및 데이터 라인 의 교차 영역 에 위치 하 는 제 1 박막 트랜지스터 와 ; 상기 화소 전극 에 충전 된 화소 전압 을 저장 하 는 제 1 스토리지 캐 패 시터 와 ; 상기 게이트 라인 과 나란 하 게 위치 하 며 상기 센서 박막 트랜지스터 에 제 1 구동 전압 을 공급 하 는 제 1 구동 전압 공급 라인 과 ; 상기 제 1 구동 전압 공급 라인 과 나란 하 게 위치 하 며 상기 센서 박막 트랜지스터 에 제 2 구동 전압 을 공급 하 는 제 2 구동 전압 공급 라인 과 ; 상기 센서 박막 트랜지스터 에 의해 센싱 된 신호 를 저장 하 는 제 2 스토리지 캐 패 시터 와 ; 상기 제 2 스토리지 캐 패 시터 및 전단 게이트 라인 과 접속 됨 과 아울러 상기 센싱 신호 를 선택 적 으로 상기 센싱 신호 전달 라인 을 통해 상기 집적회로 에 공급 하 는 제 2 박막 트랜지스터 를 구비 한다 .