이 를 통해 상기 제 1 내지 제 4 하부 도전 막 ( 131 , 132 , 133 , 134 ) 은 제 1 내 지 제 4 하부 도전 성 플러그 ( 171 , 172 , 173 , 174 ) 를 통해 제 1 외부 단자 ( 170 ) 에 절연 층 ( 168 ) 을 사이 에 두 고 접속 되 고 , 제 1 내지 제 4 상부 도전 막 ( 151 , 152 , 153 , 154 ) 은 제 1 내지 제 4 상부 도전 성 플러그 ( 181 , 191 , 201 , 211 ) 를 통해 절연 층 ( 168 ) 을 사이 에 두 고 제 2 내지 제 5 외부 단자 ( 180 , 190 , 200 , 210 ) 에 각각 접속 된다 . 즉 , 상기 제 1 내지 제 4 하부 도전 막 ( 131 , 132 , 133 , 134 ) 과 연결 된 제 1 내지 제 4 하부 도전 성 플러그 ( 171 , 172 , 173 , 174 ) 는 절연 층 ( 168 ) 에 의해 상기 제 1 외부 단자 ( 170 ) 와 전기 적 으로 단락 되 며 , 상기 제 1 내지 제 4 상부 도전 막 ( 151 , 152 , 153 , 154 ) 과 연결 된 제 1 내지 제 4 상부 도전 성 플러그 ( 181 , 191 , 201 , 211 ) 역시 절연 층 ( 168 ) 에 의해 상기 제 2 내지 제 5 외부 단자 ( 180 , 190 , 200 , 210 ) 와 전기 적 으로 단락 된다 . 이때 , 상기 제 1 내지 제 4 하부 도전 막 ( 131 , 132 , 133 , 134 ) 과 제 1 내지 제 4 상부 도전 막 ( 151 , 152 , 153 , 154 ) 과 이 들 사이 에 각각 형성 된 제 1 내지 제 4 유전체 막 ( 141 , 142 , 143 , 144 ) 을 각각 제 1 내지 제 4 커패시터 ( C 1 , C 2 , C 3 , C 4 ) 로 정의 한다 .