제 1 도전 라인 ( CLa ) 의 제 3 영역 ( AR 3 ) 과 제 2 밴 딩 도전 라인 들 ( CL 15 내지 CL 20 ) 에 제 3 가변저항 메모리 셀 들 ( MC 3 ) 이 연결 될 수 있 다 . 제 1 도전 라인 ( CLa ) 에 연결 된 제 3 가변저항 메모리 셀 들 ( MC 3 ) 은 제 2 밴 딩 도전 라인 들 ( CL 15 내지 CL 20 ) 의 제 2 셀 라인 부들 ( P 3 ) 이 배열 된 제 1 방향 ( D 1 ) 으로 서로 이격 되 어 배열 될 수 있 다 . 제 3 가변저항 메모리 셀 들 ( MC 3 ) 은 제 1 도전 라인 ( CLa ) 과 제 2 셀 라인 부들 ( P 3 ) 사이 에 배치 될 수 있 다 .