상기 한 목적 을 달성 하 기 위한 본 발명 의 반도체 장치 의 레이아웃 방법 은 기판 상 에 트랜지스터 형성 을 위한 적어도 하나 이상 의 게이트 를 형성 하 는 단계 ; 상기 게이트 와 동일 레이어 에 상기 게이트 와 같 은 길이 의 더미 게이트 를 상기 게이트 의 일 측면 이상 에 이격 되게 형성 하 는 단계 ; 및 상기 게이트 와 동일 레이어 에 상기 게이트 와 이격 되 면서 상기 더미 게이트 와 일체 를 이루 는 보조 더미 게이트 를 형성 하 는 단계 ; 를 구비 함 을 특징 으로 하 는 반도체 장치 의 레이아웃 방법 . 를 구비 함 을 특징 으로 한다 .