본 발명 의 실시 예 에 따른 반도체 소자 의 제조 방법 은 희생 층 패턴 이 형성 된 기판 이 제공 되 는 단계 와 , 희생 층 패턴 을 포함 한 기판 상 에 절연 층 및 도전 층 을 교대 로 형성 하 여 복수 의 절연 층 들 및 복수 의 도전 층 들 을 형성 하 는 단계 와 , 복수 의 절연 층 들 및 복수 의 도전 층 들 을 식각 하 여 희생 층 패턴 을 노출 시키 는 채널 홀 들 을 각각 형성 하 는 단계 와 , 채널 홀 들 을 통해 희생 층 패턴 을 제거 하 는 단계 와 , 희생 층 패턴 이 제거 된 영역 의 전체 표면 과 채널 홀 들 의 내면 에 절연성 베리 어막 을 형성 하 는 단계 와 , 절연성 베리 어막 의 표면 에 전하 저 장막 을 포함 하 는 다층막 을 형성 하 는 단계 와 , 희생 층 패턴 이 제거 된 영역 과 채널 홀 들 을 채널 층 을 채우 는 단계 , 및 채널 홀 들 사이 의 절연 층 들 및 도전 층 들 을 식각 하 여 트렌치 를 형성 하 는 단계 를 포함 한다 .