도 2 는 본 발명 의 일실 시예 에 의한 플 라즈 마 디스플레이 패널 에 이용 하 는 패널 의 전극 배열도 이 다 . 도 2 에서 , 행 방향 으로 n 개 의 주사 전극 SC 1 ∼ SCn ( 도 1 의 주사 전극 ( 4 ) ) 및 n 개 의 유지 전극 SU 1 ∼ SUn ( 도 1 의 유지 전극 ( 5 ) ) 이 배열 되 고 , 열 방향 으로 m 개 의 데이터 전극 D 1 ∼ Dm ( 도 1 의 데이터 전극 ( 10 ) ) 이 배열 되 어 있 다 . 그리고 , 1 쌍 의 주사 전극 SCi 및 유지 전극 SUi ( i ＝ 1 ∼ n ) 와 1 개 의 데이터 전극 Dj ( j ＝ 1 ∼ m ) 가 교차 한 부분 에 방전 셀 이 형성 되 어 있 다 . 방전 셀 은 방전 공간 내 에 m×n 개 존재 한다 .