도 6 을 참조 하 면 , 제 1 라인 패턴 ( 14 a ) 및 제 2 라인 패턴 ( 22 a ) 을 식각 마스크 로 하 여 셀프 얼라인 방식 으로 캡 핑 층 ( 20 ) 을 이방성 식각 하 여 반도체 기판 ( 10 ) 을 노출 한다 . 물론 , 반도체 기판 ( 10 ) 상 에 임의 의 막 질 ( 미 도시 ) 이 더 형성 되 어 있 을 경우 에 는 임의 의 막 질 이 노출 된다 .