도 2 a 내지 도 2 d 는 본 발명 의 일 실시 예 에 따른 플 래쉬 메모리 소자 의 제조 방법 을 설명 하 기 위해 순차 적 으로 도시 한 소자 의 단면도 로서 , 컨트롤 게이트 가 형성 되 지 않 는 영역 의 반도체 기판 및 소자 분리 막 상부 의 구조물 들 을 제거 하 는 공정 을 설명 하 기 위해 도 1 의 A - A 라인 을 절취 한 상태 의 단면도 이 다 .