상기 신 호조 합부 ( 130 ) 는 상기 a 1 노드 의 신호 와 상기 지연 노드 ( D 1 ) 의 지연 신호 ( DLY ) 를 입력 받 는 제 3 낸드 게이트 ( ND 3 ) , 상기 제 3 낸드 게이트 ( ND 3 ) 의 출력 을 입력 받 아 출력 하 는 제 2 인버터 ( IV 2 ) , 및 상기 제 2 인버터 ( IV 2 ) 의 출력 을 입력 받 아 상기 파이프 래치 펄스 신호 ( pcdpb ) 를 출력 하 는 제 3 인버터 ( IV 3 ) 를 구비 한다 .