처음 에 , 검증 회로 ( 213 ) 의 구성 에 관해서 , 도 23 을 참조 하 여 설명 한다 . 검증 회로 ( 213 ) 에 있 어서 , 신호선 ( WDA ) ( x , 1 ) 내지 신호선 ( WDA ) ( x , k ) 및 신호선 ( RDA ) ( x , 1 ) 내지 신호선 ( RDA ) ( x , k ) 은 , 2 입력 1 출력 XOR 회로 ( 1001 ) 의 입력단 에 신호선 ( WDA ) ( x , 1 ) 과 신호선 ( RDA ) ( x , 1 ) , … , 신호선 ( WDA ) ( x , k ) 과 신호선 ( RDA ) ( x , k ) 이 각각 한 쌍 이 되 어 전기 적 으로 접속 되 고 , 2 입력 1 출력 XOR 회로 ( 1001 ) 의 각 출력 단 은 k 입력 1 출력 OR 회로 ( 1002 ) 의 입력단 에 각각 전기 적 으로 접속 되 고 , k 입력 1 출력 OR 회로 ( 1002 ) 의 출력 단 은 트랜지스터 ( 1003 ) 의 드레 인 전극 에 전기 적 으로 접속 되 고 , 트랜지스터 ( 1003 ) 의 게이트 전극 은 신호선 ( TVE ) 에 전기 적 으로 접속 되 고 , 트랜지스터 ( 1003 ) 의 소스 전극 과 트랜지스터 ( 1004 ) 의 드레 인 전극 은 신호선 ( VERI ) ( x ) 에 전기 적 으로 접속 되 고 , 트랜지스터 ( 1004 ) 의 게이트 전극 은 신호선 / TVE 에 전기 적 으로 접속 되 고 , 트랜지스터 ( 1004 ) 의 소스 전극 은 접지 된다 ( 또는 저 전위 가 부여 된다 ) .