또한 , 도 12 에 나타낸 레이아웃 을 채용 함 으로써 , 제 4 실시 예 를 SRAM 셀 에 적 용 할 수 있 다 . 즉 , 제 2 방향 에 관하 여 , CMOS 트랜지스터 를 구성 하 는 n 채널 MOS 트랜지스터 의 위치 와 p 채널 MOS 트랜지스터 의 위치 를 서로 엇갈리 게 하 고 , p 채널 MOS 트랜지스터 사이 에 수축 막 ( 21 ) 을 위치 시킴 으로써 CMOS 트랜지스터 의 온 전류 를 향상 시킬 수 있 다 . 또한 , 제 1 내지 제 3 실시 예 를 같 은 레이아웃 에 적용 하 는 것 도 가능 하 다 .