본 발명 의 목적 을 달성 하 기 위한 다른 반도체 메모리 장치 의 주변 회로 레이아웃 방법 은 , 뱅크 의 이격 방향 에 대응 되 어 상기 뱅크 사이 에 제 어부 가 배치 되 는 제 1 단계 ; 상기 제 어부 의 양 측면 으로 리페 어 회로 가 배치 되 는 제 2 단계 ; 및 상기 리페 어 회로 내 의 퓨즈 셋 과 어드레스 비 교부 및 어 드레스 제 어부 가 일렬 로 배치 되 는 제 3 단계 ; 를 포함 함 을 특징 으로 한다 .