엘리 베이 티 드 소스 / 드레 인 을 갖 는 반도체 메모리 소자 는 반도체 기판 상부 에 형성 된 게이트 패턴 과 , 상기 게이트 패턴 의 양측 벽 에 형성 된 게이트 스 페이서 및 상기 반도체 기판 의 표면 으로부터 상부 로 형성 되 면서 상기 게이트 스 페이서 와 실질 적 으로 충분 하 게 면접 하 는 소스 / 드레 인 을 포함 한다 . 특히 , 상기 소스 / 드레 인 은 제 1 온도 에서 제 1 선택 적 에피 텍 시얼 성장 을 수행 하 여 상기 반도체 기판 표면 으로부터 형성 된 제 1 박막 과 상기 제 1 온도 보다 낮 은 제 2 온도 에서 제 2 선택 적 에피택시 얼 성장 을 수행 하 여 상기 제 1 박막 상 에 형성 된 제 2 박막 을 포함 한다 .