도 1 을 참조 하 면 , 본 발명 의 실시 예 에 따른 OPC 방법 은 , 웨이퍼 상 으로 전사 하 고자 하 는 목표 패턴 의 레이아웃 ( layout of target pattern ) 을 설계 한다 ( 101 ) . 목표 패턴 의 레이아웃 은 콘 택 홀 패턴 을 전사 하 기 위한 레이아웃 으로 설계 될 수 있 다 . 이러 한 패턴 레이아웃 의 웨이퍼 상 으로 전사 를 예측 할 시뮬레이션 모델 ( simulation model ) 을 선정 도입 한다 ( 102 ) . 이러 한 시뮬레이션 모델 은 반도체 소자 제조 공정 의 예측 을 위해 마련 된 모델 이 사용 될 수 있 다 .