캐시 메모리 C 0 및 캐시 메모리 C 1 의 판독 이 수행 될 때 , 대응 하 는 페이지 버퍼 / 센싱 회로 ( 170 ) 는 YBC <*> 에 의해 선택 된다 . 도 10 b 에서 , 캐시 메모리 C 0 가 판독 될 때 YBC < 0 > 내지 YBC < 67 > 은 페이지 버퍼 / 센싱 회로 PB < 0 > 내지 < 3 > 을 선택 하 고 , 및 캐시 메모리 C 1 가 판독 될 때 YBC < 68 > 내지 YBC < 135 > 는 페이지 버퍼 / 센싱 회로 PB < 4 > 내지 < 7 > 을 선택 한다 . YBC [ 0 , 68 ] , YBC [ 1 , 69 ] , . .. YBC [ 67 , 135 ] 는 Y 1 _ PB _ SA Х 8 의 페이지 버퍼 / 센싱 회로 에서 캐시 메모리 C 0 및 캐시 메모리 C 1 쌍 이 다 . 이러 한 방식 으로 , 캐시 메모리 C 0 및 캐시 메모리 C 1 의 판독 동작 에서 , 활성 화 된 페이지 버퍼 / 센싱 회로 를 열 방향 으로 및 비활성 화 된 페이지 버퍼 / 센싱 회로 를 열 방향 으로 배열 함 으로써 , 도 6 b 에 도시 된 물리 적 으로 분리 된 캐시 메모리 ( C 0 ) 와 캐시 메모리 ( C 1 ) 가 연결 되 고 , 및 활성 화 된 페이지 버퍼 / 센싱 회로 가 ( 비활성 화 된 페이지 버퍼 / 센싱 회로 의 개입 으로 인해 ) 물리 적 으로 분리 되 기 때문 에 , 캐시 메모리 C 0 또는 캐시 메모리 C 1 에서 동시 에 선택 된 비트 라인 이 분리 될 수 있 고 , 그리하여 동일 한 페이지 가 반복 적 으로 판독 될 때 페이지 버퍼 / 센싱 회로 사이 및 비트 라인 사이 의 용량 성 커플링 ( capacitive coupling ) 의 영향 을 억제 한다 .