한편 , 본 발명 의 제 2 실시 예 에 따른 박막 트랜지스터 기판 의 제조 방법 은 본 발명 의 제 1 실시 예 에 따른 박막 트랜지스터 기판 의 제조 방법 과 대비 하 여 반도체 패턴 및 데이터 금속 패턴 형성 시 제 2 대전 방지 막 을 동시 에 형성 하 는 것 을 제외 하 고 는 동일 하 다 . 이 에 따라 , 도 11 a 내지 도 11 d 를 결부 하 여 본 발명 의 제 2 실시 예 에 따른 박막 트랜지스터 기판 의 제조 방법 중 제 2 대전 방지 막 , 반도체 패턴 및 데이터 금속 패턴 의 제조 방법 을 구체 적 으로 설명 하 기 로 한다 .