도 4 는 본 실시 예 에 의한 자기 메모리 장치 의 메모리 셀 어레이 의 회로도 이 다 . 도시 한 바 와 같이 , 기입 워드 선 ( WWL ) 은 기입 워드 선 구동 회로 ( 80 ) 에 접속 되 어 있 다 . 기입 워드 선 구동 회로 ( 80 ) 는 기입 시 에 기입 워드 선 ( WWL 1 , WWL 2 ) 에 기입 전류 를 공급 하 는 기입 전류 발생 회로 와 , 판독 시 에 기입 워드 선 ( WWL 1 ) 에 판독 전압 을 인가 하 는 판독 전압 발생 회로 를 포함 한다 . 비트 선 ( BL , / BL ) 및 디 짓 선 ( DL ) 의 한쪽 의 단부 에 는 , BL / DL 구동 회로 ( 82 ) 가 접속 되 어 있 다 . BL / DL 구동 회로 ( 82 ) 는 기입 시 에 디 짓 선 ( DL ) 에 기입 전류 를 공급 하 는 기입 전류 발생 회로 와 , 판독 시 에 비트 선 ( / BL ) 에 레퍼런스 전압 을 인가 하 는 레퍼런스 전압 발생 회로 를 포함 한다 . 비트 선 ( BL , / BL ) 의 다른 쪽 의 단부 에 는 , 센스 앰플리파이어 ( 84 ) 가 접속 되 어 있 다 . 센스 앰플리파이어 ( 84 ) 에 는 , 인접 하 는 2 개 의 비트 선 ( BL ) 이 각각 접속 되 어 있 고 , 비트 선 ( BL , / BL ) 이 인접 하 여 센스 앰플리파이어 에 입력 되 는 반환 비트 선 구조 로 되 어 있 다 .