상기 제 1 리셋 부 ( 213 ) 는 논리합 게이트 ( 293 ) , 지연 수단 ( 273 ) , 및 반 전기 ( 283 ) 를 포함 한다 . 상기 논리합 게이트 ( 293 ) 에 는 제 1 글리 치 제 거부 ( 106 ) 로부터 의 제 1 유효 신호 ( VALID _ A ) 와 , 상기 제 1 글리 치 제 거부 ( 106 ) 로부터 출력 되 어 상기 지연 수단 ( 273 ) 및 반 전기 ( 283 ) 를 차례 로 통과 한 제 1 유효 신호 ( VALID _ A ) 가 입력 된다 . 여기 서 , 상기 제 1 유효 신호 ( VALID _ A ) 는 상기 제 1 신호 ( SIG _ A ) 에 대응 하 는 신호 로서 , 이후 설명 할 충돌 제 어부 ( 101 ) 및 제 제 1 연산 시간 반 영부 ( 104 ) 에 의해 변형 된 제 1 신호 ( SIG _ A ) 를 의미 한다 .