그러나 앞 에서 언급 한 기술 의 개발 과정 에서 , 초 고속 / 초 고용량 반도체 칩 내부 에서 더욱 더 많 은 전자 들 이 신호 처리 프로세스 에 참여 해야 하 므로 전력 소비량 이 커져서 발열 에 대한 냉각 처리 이슈 가 제기 되 었 다 . 또한 , 더욱 많 은 신호 들 에 대한 초고속 신호 처리 및 초고주파 신호 처리 라는 요구사항 을 달성 하 기 위하 여 대량 의 전기 신호 들 을 초고 속 으로 전달 해야 한다는 기술 이슈 가 제기 되 었 다 . 또한 , 신호선 들 이 많 아 져야 해서 반도체 칩 외부 로 의 신호 인터페이스 선 들 을 더 이상 1 차원 적 인 리드선 방식 으로 는 처리 하 지 못하 고 반도체 칩 하부 에서 2 차원 적 으로 처리 하 는 볼 그리드 어레이 ( BGA ) 방식 ( Fan - In BGA 또는 Fan - in Wafer - Level - Package ( FIWLP ) 라고 함 ) 과 , 칩 하부 의 초미세 BGA 층 아래 에 신호 배선 재 배열 층 ( Signal Layout Redistribution Layer ) 을 두 고 그 하부 에 2 차 미세 BGA 층 을 설치 하 는 방식 ( Fan - Out BGA 또는 Fan - Out Wafer - Level - Package ( FOWLP ) 또는 Fan - Out Panel - Level - Package 라고 함 ) 방식 이 실적 적용 되 고 있 다 .