여기 서 , 어레이 기판 은 게이트 라인 ( 110 ) 상 의 일부 영역 이 되 는 게이트 전극 과 , 게이트 전극 상 의 반도체 층 ( 미 도시 ) , 반도체 층 ( 미 도시 ) 을 사이 에 두 고 서로 마주 보 는 소스 전극 ( 121 ) 및 드레 인 전극 ( 122 ) 을 구비 하 는 박막 트랜지스터 에 의해 스위칭 되 는 복수 개 의 화소 들 ( P 1 , P 2 , … ) 로 이루어지 고 , 섬 형상 의 리페 어 패턴 ( 150 ) 들 이 형성 되 며 , 각 리페 어 패턴 ( 150 ) 의 양측 끝단 이 인접 한 화소 들 ( 예 를 들 어 , P 1 , P 2 ) 간 의 화소 전극 ( 140 ) 들 에 각각 겹쳐지 도록 구성 된다 .