본 발명 에 따른 IC 회로 는 , 캐스 코드 커런트 미러 회로 와 , 비반전 입력 단자 에 기준 전압 이 입력 되 고 , 반전 입력 단자 가 , 저항 이 접속 되 는 단자 에 접속 된 연산 증폭기 와 , 게이트 단자 에 연산 증폭기 의 출력 단자 가 접속 되 고 , 소스 단자 가 단자 에 접속 되 며 , 드레 인 단자 가 캐스 코드 커런트 미러 회로 에 접속 되 고 , 복수 병렬 접속 된 제 20 MOS 트랜지스터 와 , 게이트 단자 에 연산 증폭기 의 출력 단자 가 접속 되 고 , 소스 단자 가 단자 에 접속 되 며 , 드레 인 단자 가 캐스 코드 커런트 미러 회로 에 접속 되 고 , 복수 병렬 접속 된 제 21 MOS 트랜지스터 를 구비 하 며 , 캐스 코드 커런트 미러 회로 는 , 게이트 단자 및 드레 인 단자 가 제 20 MOS 트랜지스터 의 드레 인 단자 에 접속 되 고 , 소스 단자 에 전원 전압 이 입력 되 는 제 10 MOS 트랜지스터 와 , 게이트 단자 가 제 21 MOS 트랜지스터 의 드레 인 단자 에 접속 되 고 , 소스 단자 에 전원 전압 이 입력 되 는 제 11 MOS 트랜지스터 와 , 게이트 단자 가 제 20 MOS 트랜지스터 의 드레 인 단자 에 접속 되 고 , 소스 단자 가 제 11 MOS 트랜지스터 의 드레 인 단자 에 접속 되 며 , 드레 인 단자 가 제 21 MOS 트랜지스터 의 드레 인 단자 에 접속 된 제 12 MOS 트랜지스터 와 , 게이트 단자 가 제 21 MOS 트랜지스터 의 드레 인 단자 에 접속 되 고 , 소스 단자 에 전원 전압 이 입력 되 는 제 13 MOS 트랜지스터 와 , 게이트 단자 가 제 20 MOS 트랜지스터 의 드레 인 단자 에 접속 되 고 , 소스 단자 가 제 13 MOS 트랜지스터 의 드레 인 단자 에 접속 된 제 14 MOS 트랜지스터 를 가지 며 , 제 11 MOS 트랜지스터 와 제 13 MOS 트랜지스터 의 사이즈 비 , 및 제 12 MOS 트랜지스터 와 제 14 MOS 트랜지스터 의 사이즈 비 는 동일 한 것 을 특징 으로 한다 .