또한 , 제 1 촬상부 ( 35 b ) 로부터 출사 되 어 미러 ( 337 ) 에서 반사 되 어 헤드 ( 33 H ) 의 중 공부 ( 416 ) 를 통과 한 광 의 일부 도 , 칩 툴 ( 411 ) 과 칩 ( CP ) 을 투과 한다 . 칩 ( CP ) 을 투과 한 광 의 일부 는 , 기판 ( WT ) 의 얼라인먼트 마크 ( MC 2 b ) 가 마련 된 부분 에서 반사 된다 . 또한 , 헤드 ( 33 H ) 의 중 공부 ( 416 ) 를 통과 한 광 의 나머지 일부 는 , 칩 ( CP ) 에 있 어서 의 얼라인먼트 마크 ( MC 1 b ) 가 마련 된 부분 에서 반사 된다 . 기판 ( WT ) 의 얼라인먼트 마크 ( MC 2 b ) 가 마련 된 부분 또는 칩 ( CP ) 에 있 어서 의 얼라인먼트 마크 ( MC 1 b ) 가 마련 된 부분 에서 반사 된 광은 , 칩 툴 ( 411 ) 을 투과 하 여 헤드 ( 33 H ) 의 중 공부 ( 416 ) 를 통과 한다 . 그리고 , 헤드 ( 33 H ) 의 중 공부 ( 416 ) 를 통과 한 이 들 의 광은 , 미러 ( 337 ) 에서 반사 되 어 촬상부 ( 35 b ) 의 촬상 소자 에 입사 한다 . 이 에 의해 , 칩 실장 시스템 ( 1 ) 은 , 칩 ( CP ) 에 마련 된 얼라인먼트 마크 ( MC 1 b ) 의 화상 과 기판 ( WT ) 에 마련 된 얼라인먼트 마크 ( MC 2 b ) 의 화상 을 포함 하 는 화상 데이터 ( Gb ) 를 취득 한다 . 그리고 , 칩 실장 시스템 ( 1 ) 은 , 전술 한 바 와 마찬가지 로 , 화상 데이터 ( Gb ) 에 기초 하 여 칩 ( CP ) 과 기판 ( WT ) 에 마련 된 1 세트 의 마크 ( MC 1 b , MC 2 b ) 의 위치 를 인식 하 고 , 이 1 세트 의 마크 ( MC 1 b , MC 2 b ) 의 상호 간 의 위치 어긋남 량 ( Δ xb , Δ yb ) 을 산출 한다 . 여기 서 , 칩 실장 시스템 ( 1 ) 은 , 동일 한 제 1 촬상부 ( 35 b ) 에 의해 , 칩 ( CP ) 의 얼라인먼트 마크 ( MC 1 b ) 와 기판 ( WT ) 의 얼라인먼트 마크 ( MC 2 b ) 의 세트 를 , 포커스 축 을 움직이 지 않 고 1 회 의 화상 페칭 으로 동시 인식 한다 . 이 와 같이 하 여 , 칩 실장 시스템 ( 1 ) 은 , 칩 ( CP ) 과 기판 ( WT ) 의 위치 어긋남 을 고정 밀도 로 인식 할 수 있 다 .