일부 실시 예 들 에 있 어서 , 상기 처리 회로 는 상기 DCI 디 코딩 성공 을 나타내 는 이진 워드 를 어 셈 블 하 도록 더 구성 되 며 , 상기 이진 워드 는 : 상기 제 1 모니터링 시점 에 대한 디 코딩 시도 상태 를 나타내 는 제 1 비트 , 및 상기 제 2 모니터링 시점 에 대한 디 코딩 시도 상태 를 나타내 는 제 2 비트 를 포함 하 고 , 상기 스케줄 에 따라 , 상기 이진 워드 내 에서 , 상기 제 1 비트 및 상기 제 2 비트 가 정렬 된다 .