도 7 은 비교기 들 ( 602 내지 607 ) 로부터 의 값 들 ( y 12 , y 13 , y 14 , y 23 , y 24 및 y 34 ) 로부터 메모리 셀 들 ( S 1 내지 S 4 ) 에 대한 대응 하 는 할당 들 을 결정 하 는 데 사용 되 는 회로 구성 을 도시 하고 있 다 . 예 를 들 어 , 각각 이 4 개 의 입력 을 갖 는 6 개 의 AND 게이트 ( 701 내지 706 ) 및 각각 이 3 개 의 입력 을 갖 는 4 개 의 OR 게이트 ( 708 내지 711 ) 가 이 목적 을 위해 사용 된다 .