일부 실시 예 에 따르 면 , 도 2 a 및 도 2 b 에 예시 된 메 쉬 형 방열 층 ( 200 a , 200 b ) 의 개구 ( 202 ) 는 다음 의 2 가지 목적 을 제공 한다 : i ) 다른 구조 체 ( 예 , 전기 신호 전파 를 위한 전기 전도성 구 조체 ) 가 방열 층 과 물리 적 으로 접촉 하 지 않 고 방열 층 ( 200 a , 200 b ) 을 통과 하 게 하 고 ; 및 / 또는 ii ) 방열 층 ( 200 a , 200 b ) 을 형성 하 는 동안 평탄 화 공정 ( 예 , 화학 적 기계 적 연마 ( CMP ) 공정 ) 으로부터 디싱 ( dishing ) 을 완화 시키 는 것 이 다 . 개구 밀도 가 낮 은 영역 은 개구 밀도 가 높 은 영역 에 비해 더 빨리 연마 되 는 경향 이 있 기 때문 에 디싱 이 발생 할 수 있 다 . 따라서 , 디싱 은 방열 층 에 걸쳐 두께 불 균일 성 을 야기 할 수 있 으며 , 이 는 방열 성능 에 악영향 을 줄 수 있 다 . 예 를 들 어 , 방열 층 ( 200 a , 200 b ) 의 더 얇 은 영역 은 방열 층 ( 200 , 200 b ) 의 더 두꺼운 영역 에 비해 제한 된 열 전달 능력 을 가질 수 있 으며 , 유사 하 게 , 작 은 단면 을 갖 는 와이어 ( 예 , 얇 은 와이어 ) 는 큰 단면 을 갖 는 와이어 ( 예 , 두꺼운 와이어 ) 에 비해 전기 저항 이 높 고 전류 운반 능력 이 작 을 수 있 다 . 따라서 , 방열 층 ( 200 a , 200 b ) 의 두께 불 균일 은 칩 으로부터 의 균일 한 열 흐름 을 손상 시키 고 열점 을 생성 할 수 있 다 . 따라서 , 방열 층 을 가로지르 는 개구 의 배치 는 디싱 의 영향 을 최소 화 할 수 있 다 . 이러 한 이유 로 , 일부 실시 예 에서 , 전기 전도성 구조 체가 통과 할 필요 가 없 는 위치 에 도 개구 가 형성 될 수 있 다 .