도 1 은 6 트랜지스터 SRAM 셀 ( 100 ) 의 회로도 이 다 . 한 쌍 의 p - 형 MuGFET 엑세스 트랜지스터 들 ( 110 및 112 ) 은 워드 라인 ( 115 ) 에 결합 될 수 있 도록 개조 된 게이트 들 , 및 비트 라인 ( BL ) ( 117 ) 및 상보 비트 라인 ( BLB ) ( 118 ) 에 각각 결합 될 수 있 도록 개조 된 소스 를 갖 는다 . 한 쌍 의 p - 형 MuGFET 풀 업 트랜지스터 들 ( 120 및 122 ) 및 한 쌍 의 n - 형 MuGFET 풀 다운 트랜지스터 들 ( 130 및 132 ) 은 파선 ( 135 ) 으로써 나타낸 교차 결합 인버터 들 을 형성 하 기 위해 결합 된다 . 풀 업 트랜지스터 들 ( 120 및 122 ) 은 공급 전압 ( 140 ) ( VDD ) 에 결합 되 고 , 풀 다운 트랜지스터 들 ( 130 , 132 ) 은 접지 ( 145 ) ( VSS ) 에 결합 된다 .