도 5 의 ( a ) 는 ID 할당 을 도시 하 는 도 3 의 장치 를 도시 한 것 이 다 . 도 3 , 4 및 5 A 를 참조 하 면 , " 메모리 제어기 는 초기 ID ( ="" 0 "") 를 제 1 디바이스 ( 145 - 1 ) 에 제공 한다 . 이 장치 의 메모리 디바이스 ( 145 - 1 ", 145 - 2 , 145 - 3 , ..., 및 145 - N ) 의 각각 은 입력 ID , IDi 을 그 의 ID 레지스터 내 에 저장 하 고 , 부가 ( 즉 , IDi + 1 ) 를 실행 하 여 , 다음 디바이스 에 대한 출력 ID , IDo 을 생성 시킨다 . 도시 된 예 에서 , 디바이스 ( 145 - 1 , 145 - 2 , 145 - 3 , ..., 및 145 - N ) 에 는 , " 제각기 이진수 "" 000 """," "" 0001 """," "" 0010 """, . ..," 및 ""...."" 로 나타내 는 연속 수 "" 0 """," "" 1 """," "" 2 """, . ..," 및 "" N "" 인 IDs 가 할당 된다 . 각 디바이스 는 처음 에 는 그 의 MSB ( 최상위 비트 ) 를 갖 고 ", 최종 에 는 LSB ( 최하위 비트 ) 를 갖 는다 . 다른 구성 에서 , ID 는 처음 에 는 LSB 및 최종 에 는 MSB 로 변경 될 수 있 다 . 또한 , IDs 는 다른 값 ( 예컨대 , " "" 1 "") 으로부터 의 연속 수 일 수 있 다 . 더욱이 ", IDs 는 최대 값 으로부터 감소 되 는 수 일 수 있 다 . 직렬 접속 되 는 다수 의 메모리 디바이스 내 의 ID 할당 의 예 들 은 국제 공개 번호 WO / 2007 / 0109886 ( 2007 년 10 월 4 일 ) 및 국제 공개 번호 WO / 2007 / 0134444 ( 2007 년 11 월 29 일 ) 에서 제공 된다 .