도 2 - 도 6 , 도 7 a , 및 도 7 b 는 일 실시 형태 에 따른 다양 한 제조 단계 에서 의 FinFET 디바이스 ( 100 ) 의 다양 한 도면 ( 예컨대 , 단면도 , 평면도 ) 이 다 . FinFET 디바이스 ( 100 ) 은 도 1 의 FinFET ( 30 ) 와 유사 하 지만 , 핀 이 다 수개 이 고 게이트 구조 가 다 수개 이 다 . 도 2 내지 도 5 는 단면 ( B - B ) 을 따른 FinFET 디바이스 ( 100 ) 의 단면도 를 도시 한다 . 도 6 , 도 7 a , 도 8 및 도 9 는 단면 ( A - A ) 을 따른 FinFET 디바이스 ( 100 ) 의 단면도 를 도시 한다 . 도 7 b 는 도 7 a 의 FinFET 디바이스 ( 100 ) 의 평면도 이 고 , 도 7 c 및 도 7 d 는 단면 ( C - C ) 을 따른 , 도 7 a 의 FinFET 디바이스 ( 100 ) 의 단면도 이 다 . 도 10 내지 도 18 은 단면 ( B - B ) ( 도 7 b 참조 ) 을 따른 FinFET 디바이스 ( 100 ) 의 단면도 이 다 . 도 19 , 도 20 및 도 21 은 각각 단면 ( D - D , E - E , 및 F - F ) ( 도 7 b 참조 ) 을 따른 FinFET 디바이스 ( 100 ) 의 단면도 이 다 . 도 22 , 도 23 및 도 24 는 각각 단면 ( D - D , E - E , 및 F - F ) 을 따른 FinFET 디바이스 ( 100 ) 의 단면도 이 다 .