도 3 a 및 도 3 b 는 각각 본 발명 의 일 실시 예 에 따른 SOI 웨이퍼 의 측 부 및 상부 를 간략 하 게 도시 한 도면 이 다 . 웨이퍼 는 도파관 ( 300 ) 으로서 작용 하 는 실리콘 에피 택 셜 층 , 광학 모드 를 한정 하 고 , 하부 실리콘 기판 ( 304 ) 내로 의 누설 을 중지 시키 는 하부 클래딩 으로서 작용 하 는 SiO 2 매몰 산화물 층 ( 302 ) 을 포함 하 는 SOI 구조 를 포함 할 수 있 다 . 또한 , 도파관 ( 300 ) 에 인접 한 실리콘 기판 ( 304 ) 으로 매몰 산화물 층 ( 302 ) 을 관통 하 여 비아 ( via ) ( 306 ) 가 식각 될 수 있 는데 , 비아 ( 306 ) 는 열 분로 ( 308 ) 에 광전자 디바이스 ( 310 ) 의 열 저항 감소 를 제공 하 기 위해 높 은 열 전도성 물질 로 채워진다 .