또한 , 본 발명 은 연성 동박 적층 회로 기판 과 같 은 반도체 패키지 의 회로 제조 시 에 있 어서 릴 상태 의 공정 에서 릴 을 분리 할 필요 가 없이 바로 불량 측정 용 더미 패턴 을 적용 함 으로써 구간 별 치수 를 용이 하 게 측정 하 여 제품 의 불량 검출 을 용이 하 게 하 도록 하 여 제조 공정 비용 을 줄이 고 제품 에 대한 신뢰 성 을 향상 시키 는 효과 가 있 다 .