본 발명 은 반도체 소자 의 동작 속도 를 향상 시키 기 위한 것 으로서 , 전도 층 을 갖 는 반도체 기판 위 에 비 아홀 을 가지 는 제 1 절 연막 을 형성 하 는 단계 , 비 아홀 을 채우 는 비아 금속 배선 을 형성 하 는 단계 , 제 1 절 연막 위 에 비 아홀 보다 폭 이 넓 은 트렌치 를 가지 는 제 2 절 연막 을 형성 하 는 단계 , 트렌치 를 채우 는 트렌치 금속 배선 을 형성 하 는 단계 를 포함 하 며 , 제 2 절연 막 은 SiOC 를 포함 하 는 low - k 물질 로 구성 하 며 , 제 1 절연 막 은 제 2 절 연막 물질 과 다른 절연물 질 로 구성 한다 . 본 발명 에 따르 면 싱글 다 마신 공정 을 이용 하 여 먼저 비아 금속 배선 을 만들 고 , 비아 금속 배선 보다 폭 이 넓 으며 비아 금속 배선 과 전기 적 으로 연결 을 이루 는 트렌치 금속 배선 을 형성 함 으로써 완전 한 금속 배선 을 형성 함 에 따라 종래 에 듀얼 다 마신 공정 을 이용 하 여 비 아홀 ( via hole ) 내부 를 감광막 으로 채우 고 트렌치 를 형성 하 는 공정 단계 를 진행 하 지 않 으므로 , 절 연막 과 비 아홀 을 채운 감광막 의 식각 선택 비 차 로 인해 트렌치 밑면 에 담 ( fence ) 이 생기 지 않 으며 , 비 아홀 내부 를 채우 는 감광막 을 제거 함 에 따라 발생 하 는 부산물 이 비 아홀 및 트렌치 내부 에 잔류 하 지 않 으므로 금속 배선 에 보이드 가 발생 하 지 않 아 반도체 소자 의 전기 적 특성 및 신뢰 성 을 향상 시킬 수 있 다 .