도 1 은 실시 예 에 따른 반도체 디바이스 구조물 ( 100 ) 의 3 차원 도면 을 예시 한다 . 도 1 의 예 에서 , 반도체 디바이스 구조물 ( 100 ) 은 핀 형 전계 효과 트랜지스터 ( FinFET ) 디바이스 및 FinFET 디바이스 상 에 형성 된 상호 접속 구조물 ( 120 ) 을 포함 한다 . 상호 접속 구조물 ( 120 ) 은 FinFET 디바이스 및 다른 디바이스 ( 예컨대 , 다른 FinFET 디바이스 및 / 또는 커패시터 ) 를 기능 회로 로 전기 적 으로 접속 한다 . 상호 접속 구조물 ( 120 ) 은 다양 한 전도성 특징 부 , 특히 이 층 ( bilayer ) 전도성 특징 부 ( 126 ) 를 포함 한다 . 이 층 전도성 특징 부 ( 126 ) 는 아래 의 전도성 특징 부 ( 예컨대 , 콘 택 및 비아 ) 를 통해 FinFET 디바이스 의 디바이스 특징 부 에 전기 적 으로 접속 되 고 위 의 전도성 특징 부 ( 예컨대 , 금속 라인 및 비아 ) 에 전기 적 으로 접속 되 어 대응 하 는 S / D 특징 부 ( 114 ) 에 전기 신호 또는 전력 을 제공 한다 . 명확 하 고 단순 하 게 하 기 위해 상호 접속 구조물 ( 120 ) 의 다른 전도성 특징 부 는 도 1 에 도시 되 어 있 지 않 다 . 도 1 의 FinFET 디바이스 는 FEOL 프로세스 로 제조 될 수 있 지만 , 콘 택 특징 부 는 MEOL 프로세스 로 형성 될 수 있 다 . 일부 실시 예 에서 , 반도체 디바이스 구조물 ( 100 ) 은 집 적 회로 ( IC ; integrated circuit ) 디바이스 에 포함 될 수 있 거나 또는 집 적 회로 ( IC ) 디바이스 의 일부 일 수 있 다 . 예 시 적 인 IC 디바이스 는 정적 랜덤 액세스 메모리 ( SRAM ; static random - access memory ) 및 / 또는 다른 로직 회로 를 포함 한다 . 반도체 디바이스 구조물 ( 100 ) 은 , 수동 컴포넌트 ( 예컨대 , 저항 , 커패시터 , 및 / 또는 인덕 터 ) 및 / 또는 다른 능동 컴포넌트 ( 예컨대 , p - 타입 전계 효과 트랜지스터 ( pFET ) , n - 타입 FET ( nFET ) , FinFET , 금속 산화물 반도체 전계 효과 트랜지스터 ( MOSFET ; metal - oxide semiconductor field effect transistors ) , 상보 형 금속 산화물 반도체 ( CMOS ; complementary metal - oxide semiconductor ) 트랜지스터 , 바이 폴라 트랜지스터 , 고전압 트랜지스터 , 고주 파수 트랜지스터 , 및 / 또는 기타 메모리 셀 ) 에 전기 적 으로 그리고 / 또는 통신 가능 하 게 커플링 될 수 있 다 . 본 개시 는 임의 의 특정 수 의 디바이스 또는 디바이스 영역 에 , 또는 임의 의 특정 디바이스 구성 에 한정 되 지 않 는다 .