제 1 세라믹 기판 ( 110 a ) 및 제 2 세라믹 기판 ( 110 b ) 의 유전율 은 기판 ( 10 ) 의 유전율 , 구체 적 으로 기판 ( 10 ) 에 구비 되 는 절연 층 ( 17 ) 의 유전 율 보다 높 을 수 있 다 . 일 예 로 , 제 1 세라믹 기판 ( 110 a ) 및 제 2 세라믹 기판 ( 110 b ) 의 유전율 은 28 GHz 에서 5 ~ 12 일 수 있 고 , 기판 ( 10 ) 의 유전율 은 28 GHz 에서 3 ~ 4 일 수 있 다 . 이 로써 , 칩 안테나 의 부피 를 감소 시켜 , 전체 칩 안테나 모듈 의 소형 화 를 도모 할 수 있 다 . 일 예 로 , 본 발명 의 일 실시 예 에 따른 칩 안테나 ( 100 ) 는 3 . 4 ㎜ 의 너비 , 3 . 4 ㎜ 의 폭 , 0 . 64 ㎜ 의 높이 를 가지 는 소형 의 칩 형태 로 제조 될 수 있 다 . 제 2 세라믹 기판 ( 110 b ) 의 타 면 에 는 제 2 패치 ( 120 b ) 가 마련 되 고 , 제 2 세라믹 기판 ( 110 b ) 의 일 면 에 는 제 3 패치 ( 120 c ) 가 마련 된다 .