반도체 소자 가 초 고집 적 화 됨 에 따라 게이트 를 평탄 한 활성 영역 위 에 형성 하 는 기존 의 플라나 게이트 ( Planar Gate ) 배선 형성 방법 은 게이트 채널 길이 ( Gate channel Length ) 가 점점 작아지 고 이온 주입 도핑 ( Implant Dopping ) 농도 가 증가 하 에 따라 전계 ( Electric Filed ) 증가 에 의해 접합 누설 전류 ( Junction Leakage ) 가 생겨 소자 의 리프 레시 특성 을 확보 하 기 가 어렵 다 .