전술 한 바 와 같이 본 발명 의 실시 예 들 에 따르 면 , 게이트 구조물 의 밀도 가 서로 다른 영역 들 을 포함 하 는 반도체 소자 제조 공정 에서 , 에 어 갭 을 형성 하 기 위해 상기 게이트 구조물 들 측벽 상 의 절 연막 및 희생 막 을 제거 하 기 이전 에 마스크 를 형성 함 으로써 , 로딩 효과 에 의해 밀도 가 낮 은 영역 에서 상기 희생 막 및 절 연막 이 과 식각 되 는 것 을 방지 할 수 있 다 . 이 에 따라 , 실리 사이 데이 션 공정 에 의해 형성 되 는 금속 실리사이드 막 에 의해 컨트롤 게이트 와 플로팅 게이트 혹은 기판 의 소스 / 드레 인 영역 사이 에 단락 되 는 현상 을 방지 할 수 있 으므로 , 상기 반도체 소자 는 안정 적 인 전기 적 특성 을 가질 수 있 다 .