이 로 인해 전술 한 결정 화 공정 을 거쳐 제작 된 폴리 실리콘 층 ( 20 ) 을 박막 트랜지스터 소자 의 반도체 층 으로 이 용시 상기 반도체 층 상부 에 절 연막 을 형성 하 고 상기 절 연막 에 반도체 층 의 양측 부 를 노출 시키 는 콘 택 홀 형성 을 위한 식각 공정 에서 상기 폴리 실리콘 의 불 규칙 한 힐 락 영역 ( Ⅰ ) 이 단차 로 작용 하 여 공정 신뢰 성 과 재현 성 이 떨어지 고 , 또한 소자 신뢰 성 이 떨어지 는 문제점 이 있 다 .