재 형성 된 클록 신호 를 이용 하 여 , 출력 은 동기 되 어 출 중계 신호 ( 1530 ) 로 제어기 로 송신 된다 . 이 경우 에 , 클록 은 또한 송신 되 어 , 어느 점 이 출력 의 유효 점 인지 를 결정 한다 . 한 세트 의 직렬 접속 된 메모리 디바이스 의 입력 및 출력 에서 의 CK 및 CKO 신호 의 위상 은 서로 다르 다 . 주파수 는 동일 한데 , 그 이유 는 PLL 이 이용 될 지 라도 , 주파수 는 변화 되 지 않 기 때문 이 다 . 이 예 에서 , PLL 은 위상 시프 터 로서 만 이용 된다 . 도 39 의 예 에서 , CKO 및 / CKO 신호 는 , DO 신호 와 함께 제어기 로 송신 되 거나 복귀 된다 . 다른 예 에서 , DO 는 다른 제어기 로 송신 될 수 있 다 . 병렬 클 로킹 과 달리 , 출력 및 클록 신호 는 입력단 과 무관 하 다 .