제 2 래치 어레이 ( 94 ) 는 제 1 래치 어레이 ( 93 ) 로부터 입력 되 는 1 수평 라인 분 의 데이터 를 래치 한 다음 , 소스 출력 인 에이블 신호 ( SOE ) 의 로우 논리 기간 동안 다른 데이터 IC 들 의 제 2 래치 어레이 ( 94 ) 와 동시 에 래치 된 디지털 비디오 데이터 들 ( RGBeven , RGBodd ) 을 출력 한다 .