본 발명 은 하부 패턴 과 상부 콘 택 홀 간 오버레이 ( overlay ) 정도 및 콘 택 홀 낫 오픈 여부 를 단면 컷팅 ( cutting ) 없이 인라인 ( inline ) 에서 확인 가능 하 도록 하 기 위한 반도체 소자 의 제조 방법 에 관한 것 으로 , 이 를 위해 본 발명 은 실제 구동 셀 이 형성 되 는 기판 의 제 1 영역 내 에 하부 패턴 을 형성 하 고 , 제 1 영역 과 다른 기판 의 제 2 영역 내 에 하부 패턴 과 동일 한 레이아웃 구조 의 하부 모니터링 패턴 을 형성 하 는 단계 와 , 하부 패턴 및 하부 모니터링 패턴 을 포함 한 기판 전면 에 절 연막 을 형성 하 는 단계 와 , 제 1 영역 의 절 연막 에 하부 패턴 을 노출 하 는 콘 택 홀 을 형성 하 고 , 제 2 영역 의 절 연막 에 하부 모니터링 패턴 과 그 양단 의 기판 일부 를 노출 하 는 트렌치 구조 의 상부 모니터링 패턴 을 형성 하 는 단계 를 포함 하 는 반도체 소자 의 제조 방법 을 제공 한다 .