도 4 g 을 참조 하 면 , 평탄 화 공정 을 실시 한다 . 평탄 화 공정 은 화학 적 기계 적 연마 ( CMP ; Chemical Mechanical Polishing ) 공정 으로 실시 될 수 있 다 . 도 4 g 에 는 제 2 도 전막 ( 304 ) 상부 의 식각 정지 막 ( 306 ) 이 노출 되 는 도중 평탄 화 공정 이 중지 되 는 것 으로 예시 하 였으나 , 평탄 화 공정 은 제 2 도 전막 ( 304 ) 표면 이 노출 되 는 시점 까지 계속 진행 될 수 도 있 다 . 본 발명 에서 는 제 2 도 전막 ( 304 ) 이 넓 은 영역 에 걸쳐 식각 되 지 않 으므로 , 커패시터 가 형성 되 는 영역 에서 격리 영역 ( R ) 의 크기 와 셀 영역 에 형성 된 게이트 패턴 들 사이 의 공간 의 크기 차이 가 줄어들 게 된다 . 이 에 따라 커패시터 가 형성 되 는 영역 에서 제 2 도 전막 ( 304 ) 의 측벽 에 형성 되 는 식각 정지 막 ( 306 ) 이 평탄 화 공정 에서 손실 되 는 현상 이 방지 될 수 있 다 .