도 8 은 본 발명 의 제 3 실시 예 에 따른 가드 링 을 도시 한 단면도 이 다 . 도시 된 바 와 같이 , 본 발명 의 제 3 실시 예 에 따른 가드 링 ( 300 ) 은 반도체 소자 의 기판 ( 46 ) 상 에 다수 로 적층 되 는 층간 절 연막 ( 41 , 42 , 43 , 44 ) 마다 형성 되 는 비 아홀 ( 41 c , 42 c , 43 c , 44 c ) 에 형성 되 는 금속 링 ( 310 , 320 , 330 , 340 ) 의 다수 적층 으로 형성 되 며 , 금속 링 ( 310 , 320 , 330 , 340 ) 각각 은 단면 형상 이 역사 다리 꼴 형상 을 가짐 과 아울러 단면 의 아랫변 또는 윗변 이 상층 으로 갈수록 작 게 형성 됨 으로써 종래 의 트렌치 형성 공정 을 생략 하 고 비 아홀 형성 공정 만 으로 금속 링 ( 310 , 320 , 330 , 340 ) 의 증착 공간 을 확보 할 뿐 만 아니 라 금속 링 ( 310 , 320 , 330 , 340 ) 이 아랫변 에 비해 윗변 이 크 게 형성 되 는 역사 다리 꼴 형상 을 가짐 으로써 금속 링 ( 310 , 320 , 330 , 340 ) 의 적층 및 얼라인 을 용이 하 도록 한다 .