제 2 절연 층 ( 20 ) 상 에 제 1 트랜지스터 ( T 1 ) 의 입력 전극 ( SE 1 : 이하 , 제 1 입력 전극 ) 및 출력 전극 ( DE 1 : 제 1 출력 전극 ) , 제 2 트랜지스터 ( T 2 ) 의 입력 전극 ( SE 2 : 이하 , 제 2 입력 전극 ) 및 출력 전극 ( DE 2 : 제 2 출력 전극 ) , 제 6 트랜지스터 ( T 6 ) 의 입력 전극 ( SE 6 : 이하 , 제 6 입력 전극 ) 및 출력 전극 ( DE 6 : 제 6 출력 전극 ) 이 배치 된다 .