상기 의 기술 적 과제 를 위한 본 발명 의 일 실시 예 는 , 반도체 기판 상 에 게이트 유전 층 을 형성 하 는 단계 ; 상기 게이트 유전 층 상 에 비정질 실리콘 층 을 증착 하 는 단계 ; 상기 비정질 실리콘 층 상 에 금속 층 을 형성 하 는 단계 ; 및 상기 금속 층 및 상기 비정질 실리콘 층 을 실리사이드 화 하 는 어닐링 ( annealing ) 단계 를 포함 하 는 풀리 실리사이드 실리콘 형성 방법 을 제시 한다 .