제 1 및 제 2 다이 ( 110 및 120 ) 의 각각 의 반도체 기판 은 , 실리콘 , 실리콘 - 온 - 절연체 , 화합물 반도체 ( 예 로서 , 갈륨 질화물 ) , 또는 다른 적절 한 기판 과 같 은 , 다양 한 반도체 재료 중 임의 의 것 으로부터 형성 될 수 있 다 . 반도체 기판 은 동적 랜덤 - 액세스 메모리 ( DRAM ) , 정적 랜덤 - 액세스 메모리 ( SRAM ) , 플래시 메모리 , 메모리 , 프로세싱 회로 , 이미 징 구성 요소 , 및 / 또는 다른 반도체 디바이스 를 포함 한 , 다른 형태 의 집 적 회로 디바이스 와 같 은 , 다양 한 집 적 회로 구성 요소 ( 개략 적 으로 도시 됨 ) 중 임의 의 것 을 가진 반도체 다이 로 절단 되 거나 또는 싱 귤 레이팅 될 수 있 다 . 선택 된 실시 형태 에서 , 어셈블리 ( 100 ) 는 다이 ( 110 및 120 ) 중 하나 또는 양쪽 모두 가 데이터 저장 ( 예 로서 , NAND 다이 ) 및 / 또는 메모리 제어 ( 예 로서 , NAND 제어 ) 를 제공 하 는 메모리 로서 구성 될 수 있 다 . 다양 한 실시 형태 에서 , 어셈블리 ( 100 ) 는 제 1 다이 ( 110 ) 에 적층 된 부가 적 인 다이 와 같 은 , 부가 적 인 다이 를 포함 할 수 있 다 . 몇몇 실시 형태 에서 , 두 개 의 메모리 다 이 대신 에 , 어셈블리 ( 100 ) 는 둘 이상 의 메모리 다이 ( 예 로서 , 4 개 의 다이 , 8 개 의 다이 등 ) 또는 단지 단일 메모리 다이 만 을 포함 할 수 있 다 . 또한 , 다양 한 실시 형태 에서 , 어셈블리 ( 100 ) 의 다이 는 상이 한 크기 를 가질 수 있 다 . 예 를 들 면 , 몇몇 실시 형태 에서 , 제 1 다이 ( 110 ) 의 전체 제 1 둘레 ( P 1 ) 는 제 2 다이 ( 120 ) 의 전체 제 2 둘레 ( P 2 ) 의 바깥쪽 일 수 있 다 .