게이트 어레이 의 메탈 배선 영역 을 삭감 하 여 배치 배선 효율 을 향상 시킨다 . 전원 전위 VDD 영역 , PMOS , NMOS 및 접지 전위 GND 영역 이 일렬 로 배치 되 고 , 이 PMOS 와 NMOS 사이 에 이 들 의 2 개 의 트랜지스터 의 게이트 를 접속 하 는 게이트 배선 이 배치 된 동일 패턴 의 유닛 셀 ( 10 ) 이 여러 개 병렬 하 여 형성 된 반도체 기판 ( 1 ) 과 , 유닛 셀 ( 10 ) 위 에 절연 층 ( 20 ) 을 통해 형성 된 메탈 배선 ( 30 ) 과 , 메탈 배선 ( 30 ) 과 유닛 셀 ( 10 ) 의 트랜지스터 를 전기 적 으로 접속 하 는 콘 택 ( 31 ) 을 구비 한 게이트 어레이 에 있 어서 , 유닛 셀 ( 10 ) 안 에서 사용 되 지 않 은 트랜지스터 의 게이트 배선 을 메탈 배선 ( 30 ) 을 대신 에 이용 한다 .