도 1 및 도 2 a 를 참조 하 면 , 기판 ( 100 ) 상 에 하부 절 연막 ( 113 ) 이 형성 될 수 있 다 . 상기 하부 절 연막 ( 113 ) 상 에 복수 의 제 어 게이트 막 ( 115 ) 과 복수 의 셀 간 절 연막 ( 117 ) 이 교호 적 으로 적층 되 어 있 는 스택 ( S ) 이 형성 될 수 있 다 . 상기 스택 ( S ) 을 형성 함 에 있 어서 , 각 제어 게이트 막 ( 115 ) 을 형성 하 기 전 절 연막 ( 113 또는 117 ) 상 에 하부 스 페이서 절 연막 ( 116 a ) 을 형성 하 고 또한 , 각 제어 게이트 막 ( 115 ) 을 형성 한 후 이 의 상부 에 상부 스 페이서 절 연막 ( 116 b ) 을 형성 할 수 있 다 . 따라서 , 상기 스택 ( S ) 은 하부 절 연막 ( 13 ) 상 에 하부 스 페이서 절 연막 ( 116 a ) , 제 어 게이트 막 ( 115 ) , 상부 스 페이서 절 연막 ( 116 b ) , 및 셀 간 절 연막 ( 117 ) 이 차례 로 적층 된 단위 층 ( Ln ) 이 n 개 적층 된 형태 를 가질 수 있 다 .