상기 제 1 기판 ( 100 ) 상 에 는 도 4 와 같이 , 서로 교차 하 여 화소 영역 을 정의 하 는 게이트 라인 ( 101 ) 과 데이터 라인 ( 102 ) 과 , 상기 게이트 라인 ( 101 ) 과 데이터 라인 ( 102 ) 의 교 차부 에 형성 된 박막 트랜지스터 ( TFT ) 와 , 상기 박막 트랜지스터 ( TFT ) 의 드레 인 전극 ( 102 b ) 과 전기 적 으로 연결 된 제 1 스토리지 전극 ( 103 a ) 과 , 상기 제 1 스토리지 전극 ( 103 a ) 으로부터 분기 되 어 형성 된 화소 전극 ( 103 ) 과 , 상기 화소 전극 ( 103 ) 과 교번 되 는 분기 된 공통 전극 ( 104 ) 과 , 상기 화소 영역 내 에 상기 게이트 라인 ( 101 ) 과 인접 하 여 각각 평행 하 게 형성 된 공통 라인 ( 104 a ) 및 상기 공통 라인 ( 104 a ) 과 공통 전극 ( 104 ) 에 연결 되 며 상기 제 1 스토리지 전극 ( 103 a ) 과 오버랩 된 제 2 스토리지 전극 ( 104 b ) 을 포함 하 여 이루어진다 .