본 발명 의 일 실시 예 에 따른 메모리 장치 의 동작 방법 은 제 1 시간 동안 제 1 바이어스 회로 에 의해 선택 메모리 셀 에 연결 된 선택 워드 라인 에 제 1 바이어스 전압 을 입력 하 는 단계 와 , 상기 제 1 시간 이후 의 제 2 시간 동안 제 2 바이어스 회로 에 의해 상기 선택 메모리 셀 에 연결 된 선택 비트 라인 에 제 2 바이어스 전압 을 입력 하 는 단계 와 , 상기 제 2 시간 이 시작 되 면 , 상기 제 1 바이어스 회로 와 상기 선택 워드 라인 사이 에 연결 되 는 제 1 선택 스위치 소자 로 턴 - 오프 전압 을 입력 하 는 단계 와 , 상기 제 2 시간 이 시작 되 고 소정 의 지연 시간 이 경과 하 면 , 상기 선택 워드 라인 에 인접 한 인접 워드 라인 과 접지 전원 사이 에 연결 되 는 제 2 비 선택 스위치 소자 로 턴 - 오프 전압 을 입력 하 는 단계 를 포함 한다 .