일부 액세스 라인 은 보더 근처 또는 보더 에 있 기 때문 에 일부 액세스 라인 들 은 절두 ( truncate ) 될 수 있 다 . 예 를 들 어 , 도 7 을 참조 하 여 설명 된 로우 라인 ( 705 , 710 ) 의 예 일 수 있 는 다양 한 액세스 라인 ( 1215 ) 은 , 메모리 부분 ( 1200 ) 과 메모리 디바이스 의 제어 회로 부분 ( 예 를 들 어 , 도 4 의 제어 회로 부분 ( 415 ) ) 사이 에 다양 한 보더 에서 절두 될 수 있 다 . 일부 절두 된 액세스 라인 은 액세스 라인 ( 1215 ) 으로 표시 된다 . 절두 된 액세스 라인 은 액세스 라인 들 의 공통 길이 보다 작 은 길이 를 가질 수 있 다 . 표시 된 것 이외 의 다른 액세스 라인 도 또한 절두 될 수 있 다 . 예 를 들 어 , 활성 경계 부분 의 메모리 타일 내 에 위치 된 디코더 들 에 결합 된 일부 액세스 라인 은 코어 부분 내 메모리 타일 내 에 위치 된 디코더 들 에 결합 된 액세스 라인 들 보다 더 짧 을 수 있 다 . 코어 부분 에 메모리 타일 내 에 위치 된 디코더 들 에 결합 된 일부 액세스 라인 은 공통 길이 보다 작 은 길이 를 가질 수 있 다 . 이것 은 메모리 셀 들 의 어레이 가 에지 에서 끝나 기 때문 일 수 있 다 . 일부 예 에서 , 제 1 데크 에 결합 된 액세스 라인 은 제 2 데크 에 결합 된 액세스 라인 과 상이 한 길이 를 가질 수 있 다 . 상이 한 메모리 셀 데크 와 관련 된 액세스 라인 ( 예 를 들 어 , 로우 라인 ) 은 상이 한 길이 를 가질 수 있 다 . 예 를 들 어 , 상위 데크 와 관련 된 로우 라인 ( 710 ) 은 하위 데크 와 관련 된 로우 라인 ( 705 ) 보다 더 길 수 있 다 . 일부 예 에서 , 활성 경계 부분 의 메모리 타일 로부터 의 액세스 라인 들 은 코어 부분 내 의 메모리 타일 의 기판 층 위 에 위치 된 메모리 셀 들 에 결합 될 수 있 다 . 일부 예 에서 , 활성 경계 부분 의 메모리 타일 로부터 의 액세스 라인 들 은 활성 경계 부분 내 의 메모리 타일 의 기판 층 위 에 위치 된 메모리 셀 들 에 결합 될 수 있 다 . 일부 예 에서 , 코어 부분 의 메모리 타일 로부터 의 액세스 라인 들 은 활성 경계 부분 내 의 메모리 타일 의 기판 층 위 에 위치 된 메모리 셀 들 에 결합 될 수 있 다 . 활성 경계 부분 내 메모리 타일 의 기판 층 위 에 위치 된 메모리 셀 들 을 결합 시킴 으로써 , 선택 된 컬럼 영역 에 추가 저장 메모리 용량 이 제공 될 수 있 다 .