일부 실시 예 에서 , 네트워크 는 제 1 처리 회로 ( 예 를 들 어 , 하나 이상 의 CPU ) 를 포함 하 고 , UE 는 처리 회로 를 포함 한다 . 처리 회로 는 본 명세서 에 기술 된 일부 또는 모든 방법 , 예 를 들 어 , 구성 정보 , DCI 및 다른 정보 , 예 를 들 어 사용 자 데이터 를 송수신 ( 무선 , 마이크로파 , 또는 mm - 파 송신기 및 수신기 와 같 은 , 일부 는 처리 회로 의 외부 에 있 을 수 있 는 , 적절 한 송신 및 수신 하드웨어 를 통해 ) , " 을 수행 할 수 있 다 . "" 처리 회로 "" 라는 용어 는 본 명세서 에서 데이터 또는 디지털 신호 를 처리 하 는 데 사용 되 는 하드웨어 ", 펌웨어 및 소프트웨어 의 임의 의 조합 을 의미 하 는 것 으로 사용 된다 . 처리 회로 하드웨어 는 , 예 를 들 어 , ASIC ( application specific integrated circuits ) , 범용 또는 특수 목적 의 중앙 처리 장치 ( CPUs ) , 디지털 신호 프로세서 ( DSPs ) , 그래픽 처리 장치 ( GPUs ) , 및 필드 프로그램 가능 한 논리 장치 ( FPGAs ) 와 같 은 프로그래머 블 로직 장치 를 포함 할 수 있 다 . 처리 회로 에서 , 본 명세서 에서 사용 되 는 바 와 같이 , 각각 의 기능 은 그 기능 을 수행 하 도록 구성 된 하드웨어 , 즉 , 하드 와이어 ( hard - wired ) 에 의해 , 또는 , 일시 적 인 저장 매체 에 저장 된 명령 들 을 실행 하 도록 구성 된 , CPU 와 같 은 보다 일반 적 인 하드웨어 에 의해 수행 된다 . 처리 회로 는 단일 인쇄 회로 기판 ( PCB ) 상 에 제조 되 거나 여러 개 의 상호 연결 된 PCB 에 분산 될 수 있 다 . 처리 회로 는 다른 처리 회로 들 을 포함 할 수 있 다 ; 예 를 들 어 , 처리 회로 는 PCB 상 에 상호 연결 된 2 개 의 처리 회로 , FPGA 및 CPU 를 포함 할 수 있 다 .