출력 신호 생 성부 ( 144 ) 는 감지 신호 ( C ) 를 게이트 입력 으로 가지 며 제 1 내부 전압 ( VCORE ) 의 공 급단 과 노드 D 사이 에 소스 - 드레 인 경로 를 갖 는 PMOS 트랜 지스 터 ( PM 3 ) 와 , 감지 신호 ( C ) 를 게이트 입력 으로 가지 며 노드 D 와 접지 전압 ( VSS ) 의 공 급단 사이 에 드레 인 - 소스 경로 를 갖 는 NMOS 트랜지스터 ( NM 2 ) 와 , 외부 전압 - 파워 업 신호 ( VDD _ PWRUP ) 를 게이트 입력 으로 가지 며 제 1 내부 전압 ( VCORE ) 의 공 급단 과 노드 D 사이 에 소스 - 드레 인 경로 를 갖 는 PMOS 트랜지스터 ( PM 4 ) 와 , 노드 D 에 걸린 전압 을 반전 하 여 제 1 내부 전압 - 파워 업 신호 ( V 1 _ PWRUP ) 로 출력 하 기 위한 인버터 ( I 3 ) 를 포함 한다 .