상기 스 트랩 핑 콘 택 들 은 동일 스 트랩 핑 영역 내 에서 상기 제 2 방향 으로 지그재그 형태 로 상기 액티브 패턴 들 에 각각 배열 될 수 있 다 . 한편 , 상기 스 트랩 핑 콘 택 들 은 이웃 하 는 스 트랩 핑 영역 내 에서 상기 제 2 방향 으로 지그재그 형태 로 상기 액티브 패턴 들 에 각각 배열 될 수 있 다 . 상기 제 1 배선 라인 들 은 워드 라인 들 을 포함 하 고 , 상기 제 2 배선 라인 들 은 비트 라인 들 을 포함 할 수 있 다 . 상기 액티브 패턴 들 은 상기 반도체 기판 내 에 소정 도전 형 의 불순물 들 이 도핑 된 불순물 영역 들 을 포함 할 수 있 다 . 상기 메모리 셀 은 PRAM 셀 을 포함 할 수 있 다 .