도 4 및 도 5 를 참조 하 면 , 반도체 기판 또는 웨이퍼 상 으로 전사 하 여 구현 하 고자 하 는 회로 패턴 의 원본 레이아웃 ( 도 5 의 500 ) 을 도 5 에 제시 된 바 와 같이 설계 한다 ( 도 4 의 401 ) . 원본 레이아웃 ( 500 ) 은 배선 을 위한 라인 패턴 ( 501 ) 과 , 이러 한 라인 패턴 ( 501 ) 에 결합 된 패드 패턴 ( 505 ) 을 포함 하 는 패턴 레이아웃 일 수 있 다 .