도 9 는 본 명세서 에 개시 된 예시 에 따르 면 강유 전 성 메모리 셀 액세스 를 지원 하 는 예시 적 회로 ( 900 ) 를 도시 한다 . 일부 예시 에서 , 회로 는 본 명세서 에 기재 된 바 와 같이 선택 된 디 지트 라인 의 예시 일 수 있 는 디 지트 라인 ( 905 ) , 및 래치 ( 910 ) 를 포함 할 수 있 다 . 일부 예시 에서 , 디 지트 라인 ( 905 ) 은 트랜지스터 ( 915 ) 를 통해 래치 ( 910 ) 와 연결 될 수 있 다 . 일부 예시 에서 , 트랜지스터 ( 915 ) 는 n 형 MOS ( NMOS ) 일 수 있 고 , 드레 인 ( 920 ) , 게이트 ( 925 ) , 및 소스 ( 930 ) 를 포함 할 수 있 으며 , 이때 소스 ( 930 ) 는 0 전압 소스 ( 가령 , 접지 ) 와 연결 된다 . 디 지트 라인 ( 905 ) 은 드레 인 ( 920 ) 에 연결 될 수 있 고 , 래치 ( 910 ) 는 게이트 ( 925 ) 에 연결 될 수 있 다 .