버스 ( 121 ) 는 메모리 컨트롤러 ( 120 ) 의 구성 요소 들 사이 에 채널 을 제공 하 도록 구성 된다 . 예 를 들 어 , 외부 의 호스트 장치 로부터 메모리 컨트롤러 ( 120 ) 에 수신 되 는 제 2 커맨드 ( CMD 2 ) 및 제 2 어드레스 ( ADDR 2 ) 는 버스 ( 121 ) 를 통해 프로세서 ( 122 ) 로 전달 될 수 있 다 . 프로세서 ( 122 ) 는 제 2 커맨드 ( CMD 2 ) 및 제 2 어드레스 ( ADDR 2 ) 에 기반 하 여 , 제 1 커맨드 ( CMD 1 ) 및 제 1 어드레스 ( ADDR 1 ) 를 생성 할 수 있 다 . 제 1 커맨드 ( CMD 1 ) 및 제 1 어드레스 ( ADDR 1 ) 는 버스 ( 121 ) 를 통해 메모리 인터페이스 ( 125 ) 로 전달 될 수 있 다 . 즉 , 버스 ( 121 ) 는 호스트 인터페이스 ( 124 ) , 프로세서 ( 122 ) , 그리고 메모리 인터페이스 ( 125 ) 사이 에서 커맨드 및 어 드레스 가 전송 되 는 경로 를 제공 할 수 있 다 . 또한 , 버스 ( 121 ) 는 프로세서 ( 122 ) 가 호스트 인터페이스 ( 124 ) , 메모리 인터페이스 ( 125 ) 및 버퍼 제어 회로 ( 127 ) 를 제어 하 는 제어 채널 을 제공 할 수 있 다 . 버스 ( 121 ) 는 프로세서 ( 122 ) 가 RAM ( 123 ) 을 액세스 하 는 액세스 채널 을 제공 할 수 있 다 .