여기 서 , 상기 보상 전류 가 산부 는 , 상기 제어 전류 를 구동 하 기 위한 전압 을 게이트 로 입력 받 아 상기 제어 전류 를 구동 하 는 제 1 피 모스 트랜지스터 ( P 2 ) 및 소스 단자 는 상기 전원 ( VDD ) 에 연결 되 고 드레 인 단자 는 상기 제 1 바이어스 전압 생 성부 에 연결 되 어 , 상기 제 1 피 모스 트랜지스터 ( P 2 ) 의 소스 단자 및 드레 인 단자 와 병렬 로 연결 되 는 제 2 피 모스 트랜지스터 ( P 3 ) 를 포함 한다 . 상기 제 2 피 모스 트랜지스터 ( P 3 ) 는 게이트 단자 에 연결 된 소정 의 기준 전압 ( Vref ) 에 의해 상기 전류 ( IA ) 를 구동 하 여 상기 제어 전류 ( ID ) 에 가산 함 으로써 상기 보상 전류 를 출력 한다 .