다음 에 , 반도체 층 ( 120 ) 을 덮 도록 절연 층 ( 122 ) 을 형성 한다 ( 도 7 b 참조 ) . 절연 층 ( 122 ) 은 , 이후 게이트 절연 층 이 된다 . 절연 층 ( 122 ) 은 , 예 를 들 어 반도체 층 ( 120 ) 표면 의 열 처리 ( 열 산화 처리 나 열 질화 처리 등 ) 에 의하 여 형성 할 수 있 다 . 열 처리 대신 에 고밀 도 플 라즈 마 처리 를 적용 하 여도 좋 다 . 고밀 도 플 라즈 마 처리 는 , 예 를 들 어 He , Ar , Kr , Xe 등 의 희 가스 , 산소 , 산화질소 , 암모니아 , 질소 , 수소 등 중 의 어느 것 의 혼합 가스 를 사용 하 여 행할 수 있 다 . 물론 , CVD 법 이나 스퍼터링 법 등 을 사용 하 여 절연 층 을 형성 하 여도 좋 다 . 상기 절연 층 ( 122 ) 은 산화 실리콘 , 산화 질화 실리콘 , 질화 실리콘 , 산화 하프늄 , 산화알루미늄 , 산화 탄탈 , 산화 이트륨 , 하프늄 실리케이트 ( HfSixOy ( x > 0 , y > 0 ) ) , 질소 가 첨가 된 하프늄 실리케이트 ( HfSixOyNz ( x > 0 , y > 0 , z > 0 ) ) , 질소 가 첨가 된 하프늄 알 루미 네이트 ( HfAlxOyNz ( x > 0 , y > 0 , z > 0 ) ) 등 을 포함 하 는 단층 구조 또는 적층 구조 로 형성 하 는 것 이 바람직 하 다 . 또한 , 절연 층 의 두께 는 예 를 들 어 , 1 nm 이상 100 nm 이하 , 바람직 하 게 는 10 nm 이상 50 nm 이하 로 할 수 있 다 . 본 실시 형태 에서 는 , 플라 즈 마 CVD 법 을 사용 하 여 산화 실리콘 을 포함 하 는 절연 층 을 단층 으로 형성 한다 .