어 드레스 10 번 ( A 10 ) 이 하이 로 인 에 이 블 되 면 상기 제 1 쉬프 트 레지스터 ( 121 - 1 ) 는 상기 클럭 ( CLK ) 을 상기 클럭 ( CLK ) 의 1 주기 만큼 쉬프 팅 시킨다 . 제 2 쉬프 트 레지스터 ( 121 - 2 ) 또한 상기 제 1 쉬프 터 레지스터 ( 121 - 1 ) 의 출력 신호 를 상기 클럭 ( CLK ) 의 1 주기 만큼 쉬프 팅 시킨다 . 이러 한 동작 은 제 8 쉬프 트 레지스터 ( 121 - 8 ) 까지 계속 된다 .