도 13 을 참조 하 면 , 본 발명 의 또 다른 몇몇 실시 예 에 따른 반도체 장치 는 제 1 소오 스 / 드레 인 컨 택 ( 1081 ) 이 제 1 소오 스 / 드레 인 영역 ( 151 ) 의 내부 로 연장 되 지 않 는다 . 즉 , 제 1 소오 스 / 드레 인 컨 택 ( 1081 ) 은 제 1 소오 스 / 드레 인 영역 ( 151 ) 의 상면 상 에 배치 될 수 있 다 . 또한 , 제 2 소오 스 / 드레 인 컨 택 ( 1082 ) 은 제 2 소오 스 / 드레 인 영역 ( 152 ) 의 내부 로 연장 되 지 않 는다 . 즉 , 제 2 소오 스 / 드레 인 컨 택 ( 1082 ) 은 제 2 소오 스 / 드레 인 영역 ( 152 ) 의 상면 상 에 배치 될 수 있 다 .