도 3 a 내지 도 3 e 를 참조 하 면 , 본 발명 의 실시 예 에 따른 반도체 장치 는 다수 의 메모리 스트링 들 ( CST ) 을 포함 할 수 있 다 . 메모리 스트링 들 ( CST ) 은 채널 구조 들 ( CH ) 을 따라 배열 된 메모리 셀 들 및 셀렉 트 트랜지스터 들 을 포함 할 수 있 다 . 예 를 들 어 , 메모리 스트링 들 ( CST ) 각각 은 그 에 대응 하 는 채널 구조 ( CH ) 에 의해 직렬 로 연결 된 메모리 셀 들 및 셀렉 트 트랜지스터 들 을 포함 할 수 있 다 . 메모리 스트링 들 ( CST ) 각각 의 메모리 셀 들 은 반도체 장치 의 집적 도 향상 을 위해 , 3 차원 구조 로 배열 될 수 있 다 .