도 1 a 를 참조 하 면 , 활성 영역 을 정의 하 는 소자 분리 막 ( 미 도시 ) 과 비트 라인 ( 미 도시 ) 을 비롯 한 소정 의 하부 구조물 ( 미 도시 ) 이 구비 된 반도체 기판 ( 100 ) 상 에 상기 하부 구조물 을 덮 도록 층간 절 연막 ( 102 ) 을 증착 한 후 , 상기 층간 절 연막 ( 102 ) 내 에 스토리지 노드 콘 택 플러그 ( 105 ) 를 형성 한다 .