전술 한 목적 을 달성 하 기 위해 본 발명 의 FPGA 를 이용 한 반도체 테스트 헤드 장치 는 미리 정해진 메모리 테스트 패턴 을 발생 시키 는 ALPG 칩 ; 상기 ALPG 칩 에서 발생 된 메모리 테스트 패턴 을 DUT 에 기록 하 는 드라이버 와 DUT 로부터 판독 된 신호 의 레벨 을 미리 정해진 하이 레벨 기준치 와 비교 하 는 제 1 컴 패 레이터 의 기능 을 수행 하 는 제 1 트랜 시버 및 , 상기 드라이버 와 DUT 로부터 판독 된 신호 의 레벨 을 미리 정해진 로우 레벨 기준치 와 비교 하 는 제 2 컴 패 레이터 의 기능 을 수행 하 는 제 2 트랜 시버 가 다수 구성 되 어 있 는 FPGA 칩 ; 상기 제 1 트랜 시버 와 상기 제 2 트랜 시버 를 전기 적 으로 병렬연결 하 고 , 상기 제 1 트랜 시버 와 상기 제 2 트랜 시버 를 DUT 에 접속 되 도록 하 는 연결 회로 부 ; 및 상기 FPGA 칩 이 상기 드라이버 의 기능 과 상기 컴 패 레이터 의 기능 을 선택 적 으로 수행 하 도록 상기 ALPG 칩 을 제어 하 는 테스트 제 어부 를 포함 하 여 이루어진 FPGA 를 이용 한 반도체 테스트 헤드 장치 를 제공 한다 .