주지 된 바 와 같이 , 적층 구조 의 반도체 소자 를 제조 함 에 있 어서 , 이전 공정 에서 형성 된 레이어 ( layer ) 과 현재 공정 에서 형성 되 는 레이어 간 의 정렬 이 매우 중요 하 다 . 이 에 따라 , 통상 의 반도체 제조 공정 에서 는 실제 구동 셀 이 형성 되 는 메인 칩 영역 들 을 분할 하 는 스 크 라 이브 라인 ( scribe line ) 영역 내 에 오버레이 버니어 ( overlay vernier ) 를 형성 하 고 , 이 오버레이 버니어 로부터 데이터 를 읽 어 실제 구동 셀 의 오버레이 정도 를 파악 하 고 있 다 .