도 3 에서 상기 클락 발생기 ( 31 ) 는 상기 제 1 클락 ( Φ 1 ) 과 상기 제 2 클락 ( Φ 2 ) 을 발생 하 는 것 으로 도시 되 어 있 으나 , 상기 제 2 클락 ( Φ 2 ) 은 상기 샘플 - 홀드 회로 ( 33 ) , 및 상기 복수 의 스테이지 들 ( 35 - 1 , 35 - 2 , 35 - 3 , 35 - 4 , ..., 35 - M ) 각각 에서 상기 제 1 클락 ( Φ 1 ) 에 기초 하 여 발생 될 수 있 다 .