상기 트리거 회로 는 , 적어도 하나 의 전류 원 과 상기 전류 원 에 연결 된 적어도 하나 의 커패시터 를 이용 하 여 상기 비교 신호 를 지연 시키 고 , 상기 비교 신호 가 기준 시간 이상 동안 액티브 될 때 상기 트리거 신호 를 생성 하 는 것 을 특징 으로 한다 . 또한 , 상기 트리거 회로 는 , 저항 , 트랜지스터 , 및 전류 원 을 이용 하 여 , 상기 트리거 신호 의 출력 단자 에 제 1 전압 을 인가 하 고 , 상기 비교 신호 가 기준 시간 이상 동안 액티브 될 때 상기 제 1 전압 보다 큰 제 2 전압 으로 액티브 되 는 상기 트리거 신호 를 상기 출력 단자 로 출력 하 는 것 을 특징 으로 한다 .