액티브 신호 ( RACT ) 를 인가 받 는 지 연부 ( 422 ) 는 직렬 연결 된 다 수개 의 인버터 로 구성 되 어 있 으며 , 지연 부 ( 422 ) 의 지연 시간 이 제어 신호 ( CTRLB ) 의 활성 화 구간 이 된다 . 타이밍 검 출부 ( 424 ) 는 액티브 신호 ( RACT ) 와 지 연부 ( 422 ) 에 의해 지연 된 신호 ( RACTD ) 를 인가 받 아 논리 조합 하 여 활성 화 되 는 시작 과 끝 에 지연 부 ( 422 ) 의 지연 시간 만큼 활성 화 되 는 신호 를 생성 한다 . 구체 적 으로 살펴보 면 , 타이밍 검 출부 ( 424 ) 는 복수 의 인버터 와 부정 논리곱 게이트 로 구성 되 어 있 다 . 타이밍 검 출부 ( 424 ) 는 액티브 신호 ( RACT ) 를 반전 한 뒤 반전 된 액티브 신호 ( RACTB ) 와 지 연부 ( 422 ) 에 의해 지연 된 신호 ( RACTD ) 에 부정 논리곱 연산 을 수행 하 여 워드 라인 ( WL ) 의 활성 화 종료 시점 에 일정 시간 동안 활성 화 되 는 종료 제어 신호 ( CTRLB 2 ) 를 출력 한다 . 또한 , 타이밍 검 출부 ( 424 ) 는 지연 부 ( 422 ) 에 의해 지연 된 신호 ( RACTD ) 를 반전 한 뒤 반전 된 신호 ( RACTDB ) 와 액티브 신호 ( RACT ) 에 부정 논리곱 연산 을 수행 하 여 워드 라인 ( WL ) 의 활성 화 시작 시점 에 일정 시간 동안 활성 화 되 는 시작 제어 신호 ( CTRLB 1 ) 를 출력 한다 . 논리 조 합부 ( 426 ) 는 시작 제어 신호 ( CTRLB 1 ) 와 종료 제어 신호 ( CTRLB 2 ) 에 논리곱 연산 을 수행 하 여 제어 신호 ( CTRLB ) 를 생성 한다 .