또한 , 연산 증폭기 ( 100 ) 의 입력 노드 ( Ni ) 에 인가 되 는 입력 전원 ( Vin ) 의 노이즈 를 제거 하 기 위하 여 입력 노드 ( Ni ) 와 비반전 입력 단자 ( +) 간 에 제 1 저항 ( R 1 ) 이 접속 되 고 , 비반전 입력 단자 ( +) 와 비반전 입력 단자 ( -) 간 에 제 1 커패시터 ( C 1 ) 와 제 2 저항 ( R 2 ) 이 직렬 접속 된다 . 그리고 , 반전 입력 단자 ( -) 와 출력 노드 ( No ) 간 에 제 14 저항 ( R 14 ) 이 접속 된다 . 제 1 커패시터 ( C 1 ) 과 제 2 저항 ( R 2 ) 및 제 14 저항 ( R 14 ) 은 입력 전압 에 대한 연산 증폭기 ( 100 ) 의 응답 속도 를 향상 시키 기 위한 피드백 회로 를 구성 한다 .