바람직 하 게 는 , 본 발명 의 반도체 메모리 의 데이터 전송 제어 장치 에서 , 데이터 패스 블록 은 쓰 기 데이터 패스 블록 을 포함 하 며 , 쓰 기 데이터 패스 블록 은 마스터 의 제 1 쓰기 데이터 를 임시 로 저장 하 는 쓰 기 FIFO 및 쓰 기 FIFO 로부터 출력 되 는 데이터 를 반도체 메모리 의 데이터 사이즈 에 맞 게 정렬 시켜 제 2 쓰기 데이터 를 출력 하 는 쓰 기 데이터 정렬 기 를 포함 하 고 , 반도체 메모리 가 데이터 를 입출력 할 수 없 는 상태 는 쓰 기 FIFO 가 포화 된 상태 이 고 , 반도체 메모리 가 데이터 를 입출력 할 수 있 는 상태 는 쓰 기 FIFO 가 비포 화 된 상태 이 다 .