도 27 b 에 도시 하 는 트랜지스터 는 , 기판 ( 1100 ) 과 , 기판 ( 1100 ) 위 에 형성 된 하지 절 연막 ( 1102 ) 과 , 하 지 절 연막 ( 1102 ) 의 주변 에 형성 된 보호 절 연막 ( 1104 ) 과 , 하 지 절 연막 ( 1102 ) 및 보호 절 연막 ( 1104 ) 위 에 형성 된 고저 항 영역 ( 1106 a ) 및 저 저항 영역 ( 1106 b ) 을 갖 는 산화물 반도체 막 ( 1106 ) 과 , 산화물 반도체 막 ( 1106 ) 위 에 형성 된 게이트 절연 층 ( 1108 ) 과 , 게이트 절연 층 ( 1108 ) 을 사이 에 두 고 산화물 반도체 막 ( 1106 ) 과 중첩 하 여 형성 된 게이트 전극 ( 1110 ) 과 , 게이트 전극 ( 1110 ) 의 측면 과 접하 여 형성 된 측벽 절 연막 ( 1112 ) 과 , 적어도 저 저항 영역 ( 1106 b ) 과 접하 여 형성 된 한 쌍 의 전극 ( 1114 ) 과 , 적어도 산화물 반도체 막 ( 1106 ) , 게이트 전극 ( 1110 ) 및 한 쌍 의 전극 ( 1114 ) 을 덮 어 형성 된 층간 절 연막 ( 1116 ) 과 , 층간 절 연막 ( 1116 ) 에 형성 된 개구부 를 통하 여 적어도 한 쌍 의 전극 ( 1114 ) 의 한쪽 과 접속 되 어 형성 된 배선 ( 1118 ) 을 갖 는다 .