도 3 a 를 참조 하 면 , 상술 한 도 2 a 내지 도 2 b 에서 와 동일 한 공정 으로 활성 영역 ( 302 ) 을 한정 하 는 소자 분리 막 ( 304 ) 이 형성 되 어 있 고 , 상기 활성 영역 ( 302 ) 및 소자 분리 막 ( 304 ) 상 에 패드 산화 막 ( 306 ) 이 형성 되 어 있 는 반도체 기판 ( 300 ) 의 활성 영역 ( 302 ) 에 100 ~ 1000 Å 깊이 의 제 1 리세 스 게이트 영역 ( T ) 을 형성 한다 .