도 34 는 , 도 23 에 도시 한 반도체 장치 에서 의 상변화 메모리 의 재 기입 동작 에서 의 칩 내부 동작 의 예 를 나타내 는 도면 이 다 . 도 34 에서 는 , 도 3 에 도시 한 메모리 어레이 MA 에 포함 되 는 서브 메모리 어레이 SMA 0 ∼ SMA 16895 에서 , 적층 메모리 셀 군 MB 00 의 최 하층 에 있 는 메모리 셀 MC 1 에 기억 정보 를 기입 하 는 경우 의 동작 파형 이 나타내 어 져 있 다 . 리셋 기동 신호 RST _ EN [ 3 : 0 ] 의 펄스 폭 은 , 리셋 기동 신호 RST _ EN 3 으로부터 RST _ EN 0 의 순서 대로 커지 도록 설정 되 어 있 다 . 이 들 펄스 는 , 도 23 에 도시 한 재 기입 드라이버 내 에서 선택 된다 . 여기 서 는 , 기억 정보 를 기입 하 는 앞서 의 메모리 층 은 최하층 이 므로 , 메모리 층 선택 신호 LS 0 이 활성 화 됨 으로써 , 도 33 에 도시 한 바 와 같이 펄스 폭 이 큰 리셋 기동 신호 RST _ EN 0 이 선택 된다 . 이 리셋 기동 신호 RST _ EN 0 에 의해 , 기억 정보 에 따라서 리셋 동작 이 행해진다 .