이렇게 , 중간 노드 ( MND ) 로 일정 한 크기 의 전류 보다 더 큰 전류 가 흐르 게 되 면 , 커 패시 스턴스 제 공부 ( 3042 ) 의 NMOS 커패시터 ( N 4 , N 5 ) 가 일정 크기 의 커패시턴스 값 보다 상대 적 으로 더 큰 커패시턴스 값 을 갖 도록 하 며 , 이러 한 NMOS 커패시터 ( N 4 , N 5 ) 는 증 폭부 ( 302 ) 의 출력 노드 ( OUTN 1 , OUTN 2 ) 에 접속 되 어 증폭 신호 ( out , / out ) 가 제 3 일정 시간 보다 상대 적 으로 더 긴 제 1 일정 시간 동안 지연 되 도록 한다 .