플립 칩 반도체 패키지 및 웨이퍼 레벨 패키지 ( WLP ) 는 고속 , 고밀도 및 큰 핀 - 총수 를 요구 하 는 집 적 회로 ( ICs ) 들 과 흔히 사용 된다 . 플립 칩 형 패키지 ( 10 ) 는 도 1 에 도시 된 바 와 같이 , 플립 칩 캐리어 기판 또는 인쇄 회로 기판 ( PCB ) ( 16 ) 을 아래 로 향하 여 다이 ( 14 ) 의 액티브 영역 ( 12 ) 을 장착 시키 는 것 을 포함 한다 . 그 액티브 영역 ( 12 ) 은 다이 의 전기 적 설계 에 따라서 액티브 및 패시브 소자 들 , 전도 층 들 및 절연 층 들 을 포함 한다 . 액티브 영역 ( 12 ) 는 액티브 와 패시브 소자 , 전도 층 및 다이 의 전기 적 디자인 에 따른 절연 층 을 갖 는다 . 전기 적 및 기계 적 상호 연결 은 다수 의 개별 적 인 전도 적 솔 더 범프 또는 볼 ( 22 ) 로 이루어진 솔 더 범프 구조 ( 20 ) 를 통해 달성 된다 . 솔 더 범프 들 은 액티브 영역 ( 12 ) 에 인가 된 범프 패드 또는 상호 연결 싸이트 ( 24 ) 상 에 형성 된다 . 범프 패드 ( 24 ) 는 액티브 영역 ( 12 ) 의 전도 트랙 에 의해 액티브 회로 로 연결 된다 . 솔 더 범프 ( 22 ) 는 솔 더 리플 로우 공정 을 통해 캐리어 기판 ( 16 ) 상 의 접촉 패드 또는 상호 연결 싸이트 ( 26 ) 에 전기 적 으로 또 기계 적 으로 연결 된다 . 플립 칩 반도체 소자 는 신호 전달 을 감소 시키 고 캐 패 시턴 스 를 낮추 며 전체 적 으로 향상 된 회로 성능 을 위해 다이 ( 14 ) 상 의 액티브 소자 로부터 캐리어 기판 ( 16 ) 상 의 전도 트랙 까지 짧 은 전기 적 전도 경로 를 제공 한다 .