이러 한 문제 를 해결 하 고 상호 접속 을 향상 시키 기 위한 방안 으로서 , 게이트 또는 소스 - 드레 인 영역 의 실리콘 위 에 낮 은 비저항 값 을 가지 는 실리사이드 ( Silicide ) 를 형성 하 는 방법 이 개발 되 었 다 . 특히 , 트랜지스터 의 게이트 와 소스 - 드레 인 영역 위 에 실리사이드 를 동시 에 형성 하 는 공정 을 샐리 사이드 ( Salicide ) 공정 이 라고 도 한다 . 이러 한 실리사이드 공정 을 통하 여 , 소스 - 드레 인과 게이트 사이 에 생겨날 수 있 는 겹침 으로 인한 기생 커패시턴스 를 없앨 수 있 고 , 금속 과 소스 - 드레 인 의 접촉 면적 이 증가 하 여 접촉 저항 및 소스 - 드레 인 내부 저항 을 줄일 수 있 다 .