본 실시 형태 들 에서 는 , 반도체 기판 ( 10 ) 으로서 , 표면 의 억셉터 농도 가 1014 cm - 3 이상 5 × 1016 cm - 3 이 하인 p 형 반도체 기판 이 사용 된다 . 그러나 , MOS 트랜지스터 TR 의 임계 값 전압 을 조정 하 기 위해 , 표면 으로부터 0 . 5 ㎛ 깊이 의 범위 에서 , 1014 cm - 3 이상 5 × 1 O 16 cm - 3 이하 의 억셉터 농도 의 피크 를 갖 도록 붕소 나 인듐 등 을 이온 주입 할 수 도 있 다 .