메인 프로세서 ( 211 ) 는 코프로세서 들 ( 212 , 213 ) 에 제 1 코프로세서 인터페이스 신호 집합 을 송신 하 고 코프로세서 들 ( 212 , 213 ) 로부터 제 2 코프로세서 인터페이스 신호 집합 을 수신 하 여 코프로세서 명령 을 전달 한다 . 실시 예 에 따라 상기 코프로세서 명령 은 메인 프로세서 ( 211 ) 및 코프로세서 들 ( 212 , 213 ) 이 동일 한 클록 신호 를 수신 하 여 전달 될 수 있 다 . 상기 코프로세서 명령 을 전달 한 메인 프로세서 ( 211 ) 는 상기 코프로세서 명령 에 대한 처리 결과 를 대기 하 지 않 고 파이프라인 을 계속 적 으로 진행 한다 . 즉 , 메인 프로세서 ( 211 ) 및 상기 코프로세서 들 ( 212 , 213 ) 은 서로 독립 적 으로 파이프라인 을 진행 한다 . 따라서 , 본 발명 의 일 실시 예 에 따른 데이터 처리 장치 는 데이터 를 효율 적 으로 처리 한다 .