하이닉스 , TSV 기술 활용 해 세계 최 대용량 D 램 개발 
 하이닉스 는 " TSV ( Through Silicon Via , 관통 전극 ) 기술 을 활용 해 40 나노 급 2 Gb ( 기 가 비트 ) DDR 3 D 램 을 8 단 적층 하 는 데 성공 했 다 " 고 9 일 밝혔 다 . 단일 패키지 에서 고용량 16 Gb 를 구현 하 게 된 것 은 이번 이 처음 이 다 . 
 16 Gb D 램 은 현재 의 와이어 본딩 ( Wire bonding ) 기술 로 는 패키지 크기 증가 와 전기 적 특성 저하 로 인해 단일 패키지 로 제작 이 불 가능 하 고 , 20 나노 초반 급 공정 기술 을 적용 한 4 Gb D 램 이 개발 되 어야 구현 이 가능 하 다 . 
 이번 에 개발 된 제품 은 TSV 기술 을 활용 해 이러 한 한계 를 극복 하 고 2 Gb D 램 을 8 단 으로 수직 적층 함 으로써 하나 의 패키지 에서 고용량 을 구현 하 게 됐 다 . 
 이 제품 을 모듈 로 제작 하 면 최대 64 GB ( 기가바이트 ) 의 고용량 을 구현 할 수 있 어 서버 및 워크스테이션 등 대용량 메모리 수요 에 적합 하 다 . 기존 의 MCP ( Multi Chip Package ) 나 PoP ( Package On Package ) 등 의 방식 에서 는 고용량 화 를 위해 칩 을 적층 할수록 신호 전달 을 위한 와이어 가 복잡 해 지 고 패키지 의 크기 가 커지 는 단점 이 있 었 다 . 
 이러 한 한계 를 극복 하 기 위해 칩 을 수직 으로 적층 해 관통 전극 을 형성 하 는 TSV 기술 이 주목 받 고 있 으며 , 기존 의 와이어 본딩 방식 에 비해 2 배 이상 적층 이 가능 하 면서 동작 속도 는 50 % 가량 향상 되 고 소비 전력 도 40 % 줄어드 는 특징 이 있 다 . 
 TSV 기술 은 향후 메모리 반도체 , 시스템 반도체 , 이미지 센서 ( Image Sensor ) 등 을 하나 의 패키지 에 통합 하 는 데 핵심 기술 이 될 전망 이 다 . 
 하이닉스 는 이번 에 개발 된 제품 을 통해 2013 년 이후 본격 상용 화 될 것 으로 예상 되 는 64 GB 모듈 의 양산 을 준비 하 는 한편 , 기존 모바일 D 램 대비 8 배 빠른 WIDE I / O TSV 개발 도 추진 해 향후 융 복합 반도체 제작 의 필수 적 인 기술 을 선제 적 으로 확보 한다는 방침 이 다 . 
 하이닉스 반도체 연구 소장 홍성주 전무 는 " TSV 기술 을 이용 한 고용량 메모리 제조 기술 은 향후 2 ~ 3 년 내 에 메모리 산업 의 핵심 기술 이 될 것 " 이 라며 " 이번 제품 개발 은 고용량 과 융 복합 화 로 변화 하 는 메모리 솔루션 의 기반 을 구축 했 다는 점 에 그 의의 가 있 다 " 고 밝혔 다 .