이후 , 제 1 기간 ( T 1 ) 에 제 1 클럭 펄스 ( CLK 1 ) 가 상기 제 1 스테이지 ( ST 1 ) 를 포함 한 4 k + 1 번 째 ( k 는 0 을 포함 한 자연수 ) 스테이지 에 공급 된다 . 이때 , 이 제 1 기간 ( T 1 ) 에 상기 제 1 스테이지 ( ST 1 ) 만 이 인 에 이 블 상태 이 므로 , 이 제 1 기간 ( T 1 ) 에 는 상기 제 1 스테이지 ( ST 1 ) 만 이 제 1 스캔 펄스 ( Vout 1 ) 를 출력 한다 .