보조 는 낮 은 힘 교류 를 CPF 기지 를 두 고 통합 한 DFM 기능 은 UMC 고객 을 위한 단순 화 된 향상 된 마디 디자인 방법론 을 가능 하 게 합니다 
 Cadence Design Systems , Inc . ( NASDAQ : CDNS ) , 철저 한 CPF 기지 를 둔 낮 은 힘 및 DFM 알 고 있 는 디자인 을 전했 다는 것 을 오늘 알려진 글로벌 디자인 혁신 , 검증 및 실시 해결책 에 있 는 지도자 는 그것 의 40 나노미터 가공 기술 의 원조 로 반도체 주조 UMC 를 위해 조정 했 습니다 . 새로운 참고 교류 는 낮 은 힘 기술 에서 최신 을 통합 하 는 믿 을 수 있 고는 , UMC 유효 하 게 한 방법론 을 디자이너 에게 제공 하 고 결과 의 최대 동력 효율 , 우수 품질 , 및 향상 된 마디 를 위한 가속 한 수확량 경사로 를 위한 모형 기지 를 둔 DFM 분석 과 최적화 기능 은 디자인 합니다 . " UMC 의 40 나노미터 프로세스 를 위한 보조 방법 론 디자이너 가 , " 는 말 했 습니다 , Stephen Fu 를 UMC 에 IP 발달 & 디자인 지원 부분 의 디렉터 생산 에 일관 된 힘 의향 을 도중 내내 전달 하 는 단 하나 방법론 을 사용 하 여 힘 능률 적 인 칩 을 만드 는 것 을 허용 합니다 . " 추가 적 으로 , 교류 는 양 에 저 위험 과 더 단단 시간 동안 물리 적 인 실시 도중 지원 합니다 향상 된 디자인 측 DFM 기능 에 UMC 40 나노미터 프로세스 를 . " UMC 참고 교류 는 CPF 가능 하 게 된 Encounter ® 디지털 실시 시스템 ( EDI ) 과 보조 저 전력 해결책 을 채택 하 고 , 겨냥 한 능률 적 인 에너지 이용 이 고 40 nm 시스템 에 칩 을 위한 가장 높 은 수확량 은 디자인 합니다 . 보조 저 전력 해결책 은 모든 필요 한 디자인 단계 를 통하 여 Si 2 표준 일반 적 인 힘 체재 와 특징 힘 의식 에 논리 디자인 , 검증 및 실시 를 , 논리 종합 을 포함 하 여 , 시뮬레이션 , 시험 , 등 가 검사 의 실리콘 사실 상 prototyping , 물리 적 인 실시 를 위한 디자인 통합 하 는 기업 의 첫 번 째 완전 한 교류 이 고 방송 종료 분석 을 완료 합니다 . CPF 는 설계 과정 에서 힘 저축 기술 일찌기 지정 을 위한 Si 2 승인 되 는 업계 표준 체재 이 어 , 저 전력 정보 의 공유 및 재 사용 을 가능 하 게 하 . 낮 은 힘 이외 에 , UMC 참고 교류 는 또한 실전 디지털 실시 시스템 의 석판 인쇄술 을 위한 통 합의 와 주조 증명 한 모형 기지 를 둔 DFM 기능 의 가득 차 있 는 한 벌 을 채택 합니다 . 이것 은 디자이너 를 자신 있 게 타이밍 , 신호 무결 성 , 지역 , 힘 및 수확량 을 포함 하 여 그 밖 최적화 와 협력 하 여 물리 적 인 실시 교류 도중 잠재 적 인 DFM 핫 스팟 을 위해 , 방지 하 고 , 분석 하 고 , 낙관 하 는 가능 하 게 합니다 . " 보조 저 전력 해결책 유일 하 , 우리 의 통합 DFM 기술 은 향상 된 디자인 방법 론 에 오늘 필수 적 입니다 , " 는 Nitin Deo 를 , 보조 에 실시 제품 의 단 말 했 습니다 마케팅 디렉터 . " 우리 는 디자인 을 위한 가장 중요 한 필수품 을 오늘 전달 하 는 강력 한 40 나노미터 디자인 교류 를 기업 을 제공 하 게 UMC 를 가진 우리 의 협력 의 거만 합니다 : 성과 , 동력 효율 , 생산력 , 신뢰 도 및 우량 한 manufacturability . " Related Cadence Design Systems NewsGLOBALFOUNDRIES Selects Cadence Pattern Solutions for Nanometer Scale Manufacturing ProcessesTSMC , Cadence to Develop Design Infrastructure for 16 - nm FinFET TechnologyARM Cortex - A 57 Processor to be Implemented on TSMC ' s 16 - nm FinFET ProcessCadence Gets Support from Foundry Partners for Virtuoso Advanced NodeCadence Partners with Common Platform Alliance to Showcase FinFET Design TechnologyAvago Employs Cadence EDI to Boost Productivity on Large - Scale 28 - nm ChipCadence Solutions Selected for TSMC 20 nm Design InfrastructureCadence Unveils Advanced Digital Flow for High - Performance , Giga - Scale , 20 nm DesignCadence , Samsung Foundry Collaborate to Develop DFM Infrastructure for Advanced Nanometer Chip DesignsX - FAB Approves Cadence Physical Verification System for its SoC Process NodesAltis Semiconductor Achieves Standardisation on Candence MaskCompose Reticle and Wafer Synthesis Suite Fujitsu Semiconductor Adopts Cadence DFM Technologies for Complex ASIC DesignsIMS CHIPS Adopts Cadence Silicon Realization Solutions for Mixed - Signal Gate Array TechnologyCadence Advances Design of Giga - Gate , Gigahertz SoCs with New Digital 28 nm FlowCadence Develops New 32 , 28 - nm Design - for - Manufacturing Flow Along with STARCSpreadtrum Tapes Out First 40 nm Low - Power Chip Using Cadence Silicon Realization FlowCadence Unveils New 32 , 28 - Nanometer Silicon Realization Reference FlowCadence ' s Encounter Digital Implementation System Honored by Electronic DesignOpen - Silicon Tapes Out High - Performance Processor with Cadence Silicon Realization ProductsSunplus Adopts Cadence Encounter Digital Implementation System for Multimedia SoC DesignsCadence Design Systems ’ Products Chosen for Low - Power 65 - 40 nm DesignsFujitsu Deploys Cadence ’ s Technology for Logic Design at 65 - nm ProcessSTMicroelectronics Selects Cadence QRC Extraction for 40 nm Technology DesignInnofidei ’ s 65 nm Low - Power SoC Achieves First - Pass Silicon Success with Cadence ’ s SolutionTSMC Leverages Cadence ’ s Technologies to Design Complex Nanometer ChipsCadence Supports TSMC ' s AMS Reference Flow 1 . 0 for 28 - nm Process TechnologyCadence Launches New Web Portal to Make SOI Adoption EasierCadence , IBM to Create High - Performance IP Under 32 - nm Silicon - on - InsulatorCentaur Designed New 65 - nm Nano 3000 Processors Using Cadence RouterCadence Incisive Xtreme III System to Accelerate Chipsbank ' s RTL Design ProcessNEC Adopts Cadence EDI System for Leading - Edge 40 - nm ASIC DesignsCadence Enables Aggressive Leap from 90 nm to 40 nm TechnologyCadence Delivers Comprehensive Low - Power Design Flow for 65 - nm Process at SMICSMIC Adopts Cadence Solutions to Predict Stress and Lithographic Variability on Performance of 65 - and 45 - nm Semiconductor DesignsFujitsu Microelectronics Selects Cadence Advanced Verification SolutionCadence Improves Efficiency and Predictability of Advanced Node DevicesLeading - Edge Manufacturer Cites Strength of Cadence Solutions and Services Targeting 45 Nanometers and BelowPowerMagic 65 - Nanometer Design Methodology Leverages Cadence End - to - End CPF - Based Low - Power SolutionImproved Modeling Enables Encounter Digital Implementation System to Accelerate Advanced Node DesignFreescale Semiconductor Successfully Taped Out 45 - Nanometer Networking DesignARM and Cadence Collaborate to Enable New Generation of Physical IP for IBM 45 nm SOI ProcessEncounter ' s Integrated DFM Capabilities Delivers Complete End - to - End Flow for STARCAD - CEL V 3 . 0 Ref FlowNew QRC Technology Delivers Silicon - Accurate Parasitic Extraction for Improved Reliability of Advanced - Node DesignICT Adopts Incisive Xtreme System for Developing Advanced 65 - and 45 - Nanometer Multi - Core ProcessorNetronome Deployes Full Range of Cadence Products to Design , Verify and Implement Complex Network Flow ProcessorNXP Semiconductors Utilizing Cadence EDI System for Reliable Production of Advanced 45 - Nanometer Digital TV ProcessorEncounter Technology Accelerates Transition to 45 - and 40 - Nanometer Low - Power Design at Multiple FoundriesSequans Speeds Tapeout of 65 - Nanometer Mobile WiMAX Single Die Baseband Chip With Cadence Low - Power SolutionCPF - Enabled Cadence Low - Power Solution Allows Fujitsu Microelectronics Tapeout of 65 nm WiMAX DesignCadence Low - Power Solution Enables Legend Silicon to Achieve 90 nm First Silicon Success 
 Last Update : 14 . January 2012 01 : 47