본 발명 은 리페 어 식각 후 레이 져 컷팅 시 에 인접 한 퓨즈 간 전기 적 단락 현상 을 방지 할 수 있 는 반도체 소자 의 제조 방법 을 제공 하 기 위한 것 으로 , 본 발명 은 기판 상부 에 배리 어 층 , 금속 층 및 반사 방지 층 이 적층 된 퓨즈 를 형성 하 는 단계 , 상기 반사 방지 층 을 선택 적 으로 제거 하 는 단계 , 상기 퓨즈 를 포함 하 는 결과물 의 전면 에 절연 층 을 형성 하 는 단계 , 상기 퓨즈 상부 에 상기 절연 층 이 일부 두께 잔류 하 도록 리페 어 식각 을 실시 하 는 단계 를 포함 하 여 다층 구조 로 이루어진 퓨즈 의 상부 층 을 일부 식각 해 줌 으로써 레이 져 컷팅 마진 을 개선 하 여 소자 수율 을 향상 시킬 수 있 는 효과 가 있 다 .