본 발명 에 따르 면 , PMD 라이너 공정 시 F - TEOS 층 을 형성 함 으로써 , 주된 PMD 막 에 많이 포함 되 는 붕소 , 인 등 불순물 이 하부 의 트랜지스터 구조 로 침투 하 는 것 을 억제 하 여 트랜지스터 의 게이트 전극 과 소오 스 / 드레 인 사이 의 오프 전류 의 발생 을 줄이 고 , 안정 적 인 전기 적 특성 을 갖 는 트랜지스터 구조 를 확보 할 수 있 는 효과 가 있 다 .