도 2 에 나타내 는 반도체 장치 는 , m 개 의 제 1 워드 선 ( WL ) ( WL 1 ＿ 1 내지 WL 1 ＿ m ) 과 , m 개 의 제 2 워드 선 ( WL ) ( WL 2 ＿ 1 내지 WL 2 ＿ m ) 과 , m 개 의 용량 선 ( C ) ( CS ＿ 1 내지 CS ＿ m ) 과 , n 개 의 비트 선 ( BL ) ( BL ＿ 1 내지 BL ＿ n ) 과 , 메모리 셀 ( 190 ) 이 종 m 개 ( 행 ) × 횡 n 개 ( 열 ) 의 매트릭스 형상 으로 배치 된 메모리 셀 어레이 를 갖 는다 .