이 를 해결 하 기 위해 다수 의 버퍼 메모리 1 ~ 5 ( 30 ) 의 어드레스 ( Address ) 를 순차 적 으로 구성 하 여 DMA 의 연속 적 인 데이터 전송 을 가능 하 도록 할 수 있 으나 각기 다른 기능 을 가진 H / W 블록 ( Block ) 의 어드레스 ( Address ) 와 버퍼 메모리 1 ~ 5 ( 30 ) 를 순차 적 으로 구성 하 는 것 은 불 가능 하 다 .