본 발명 은 반도체 소자 의 리세 스 게이트 형성 방법 에 관한 것 으로 , 종래 의 기술 에서 전구 형 리세 스 게이트 영역 을 형성 하 는데 있 어서 전구 형 의 목 부분 을 먼저 식각 하 고 몸통 부분 을 식각 하 는 이중 식각 방법 을 사용 하 여 공정 마진 이 감소 하 는 문제 를 해결 하 기 위하 여 , 전구 형 리세 스 게이트 영역 의 몸통 이 되 는 부분 을 먼저 형성 한 후 에피 택 셜 성장 방법 으로 전구 형 리세 스 영역 의 목 부분 을 형성 함 으로써 , 이중 식각 공정 을 수행 하 지 않 으므로 공정 단계 를 감소 시킬 수 있 는 발명 에 관한 것 입니다 .