이하 , 도 4 및 도 5 를 참조 하 면 , 도 4 에서 는 본 발명 의 여러 양태 에 따라 반도체 디바이스 ( 200 ) 에 대한 다이 소오 의 영향 이 차단 된 것 을 보여 주 는 도 3 a 의 시일 링 구 조체 의 실시 예의 단면도 를 도시 하고 있 으며 , 이 와 달리 도 5 에서 는 반도체 디바이스 에서 의 다이 소오 에 의한 박리 효과 를 보여 주 는 종래 의 시일 링 구조 체의 단면도 를 도시 하고 있 다 . 톱니 형 라인 ( 240 a , 240 b ) 으로 도시 한 바 와 같 은 다이 소오 의 영향 은 외측 시일 링 구조 체 까지 로 제한 되 고 [ 타원 영역 ( 260 ) 참조 ] , 내측 구 조체 에 까지 횡단 하 는 것 이 복수 의 내측 시일 링 구 조체 에 의해 방지 됨 으로써 , 내측 시일 링 구 조체 ( 210 ) 를 다 이 소오 의 박리 효과 로부터 보호 하 고 [ 사각형 영역 ( 250 ) 참조 ] 나아가 서 는 내부 회로 디바이스 를 층 의 박리 로부터 보호 하 게 된다 .