최근 의 CMOS 기술 들 에서 , p - FET 들 은 종종 부가 적 인 누설 메카 니즘 에 종속 되 며 , 그것 은 p - FET 스위치 들 의 보다 높 은 누설 전류 들 로 귀착 된다 . 또한 , 그러 한 p - FET 스위치 들 은 누설 을 줄이 기 위해 다중 의 벽 들 을 이용 할 수 있 으나 , 부가 적 인 칩 면적 을 요구 한다 . 더욱이 , p - FET 스위치 들 의 디바이스 안정 성 은 다른 스위치 들 보다 덜 안정 적 일 수 있 다 .