계속 해서 codes ( r 1 ) 명령 이 실행 된다 ( S 702 ) . 앞 의 처리 ( S 701 ) 에서 어큐뮬레이터 ( 31 ) 에 저장 되 어 있 는 데이터 가 시프트 되 어 있 지 않 기 때문 에 , 어큐뮬레이터 ( 31 ) 의 데이터 영역 ah 의 상위 4 비트 는 0000 ( 2 진 ) 그대로 이 다 . 그리고 , 제 어 회로 ( 11 ) 의 제어 에 의해 데이터 레지스터 ( r 1 ) ( 51 ) 이 선택 되 고 , 어큐뮬레이터 ( 31 ) 의 데이터 영역 ah , al 에 저장 되 어 있 는 연산 용 데이터 와 , 데이터 레지스터 ( 51 ) 에 저장 되 어 있 는 계수 데이터 와 의 비트 마다 의 논리곱 이 AND 회로 ( 34 ) 로부터 출력 된다 . 이 경우 , AND 회로 ( 34 ) 의 출력 의 상위 4 비트 는 0000 으로 되 어 , XOR 회로 ( 35 ) 의 출력 은 0 으로 된다 . 그리고 , 제 어 회로 ( 11 ) 의 제어 에 의해 시프 터 ( 37 ) 가 데이터 레지스터 ( 36 ) 에 저장 되 어 있 는 데이터 를 1 비트 좌측 으로 시프트 하 고 , XOR 회로 ( 35 ) 로부터 출력 되 는 1 비트 의 부호화 데이터 「 0 」 이 데이터 레지스터 ( 36 ) 의 최 하위 비트 에 저장 된다 . 또한 , 캐리 플래그 ( 38 ) 에 도 , 1 비트 의 부호화 데이터 「 0 」 이 저장 된다 . 그 후 , codes 명령 이 기 때문 에 , 제 어 회로 ( 11 ) 의 제어 에 의해 시프 터 ( 32 ) 가 어큐뮬레이터 ( 31 ) 에 저장 되 어 있 는 데이터 를 1 비트 우측 으로 시프트 한다 .