상기 신호 변환기 ( 100 ) 가 복수 의 스테이지 들 ( 35 - 1 내지 35 - M ) 중 에서 첫 번 째 스테이지 ( 35 - 1 ) 에 구현 되 는 경우 , 상기 입력 신호 ( Vi ) 는 아날로그 입력 신호 ( AIN ) 를 샘플 - 홀드 하 는 샘플 - 홀드 회로 ( 33 ) 의 출력 신호 가 될 수 있 다 . 또한 , 상기 신호 변환기 ( 100 ) 가 복수 의 스테이지 들 ( 35 - 1 내지 35 - M ) 중 에서 두 번 째 스테이지 이후 의 스테이지 ( 예컨대 , 35 - 3 ) 에 구현 되 는 경우 , 상기 입력 신호 ( Vres ( N - 1 ) ) 는 이전 스테이지 ( 예컨대 , 35 - 2 ) 의 출력 신호 일 수 있 다 .