상기 의 기술 적 과제 를 해결 하 기 위한 다른 본 발명 은 , 반도체 기판 상 에 터널 유전 층 을 형성 하 는 단계 ; 상기 터널 유전 층 상 에 플로팅 게이트 및 컨트롤 게이트 를 형성 하 는 단계 ; 상기 플로팅 게이트 아래 의 상기 반도체 기판 의 채널 영역 의 일부 에 해당 되 는 제 1 영역 을 여 는 이온 주입 마스크 를 형성 하 는 단계 ; 및 상기 이온 주입 마스크 에 의해 열린 상기 영역 에 선택 적 으로 이온 주입 하 여 상기 채널 영역 의 문턱 전압 을 부분 적 으로 코딩 ( coding ) 하 여 상기 채널 영역 을 애초 의 제 1 문턱 전압 ( Vt ) 영역 및 상기 이온 주입 된 영역 인 제 2 문턱 전압 영역 으로 이원화 하 는 단계 를 포함 하 는 멀티 비트 플래시 메모리 셀 제조 방법 을 제시 한다 .