도 8 은 본 발명 의 일 실시 형태 에 따른 , 정상 - 상태 가스 플로우 를 이용 하 여 실리콘 층 에 피 쳐 들 을 에칭 하 는 방법 을 개략 적 으로 예시 한다 . 이 프로세스 는 딥 실리콘 에칭 이 고 , 상술 된 플 라즈 마 프로세싱 시스템 ( 300 ) 또는 단독 의 실리콘 에칭 프로세스 를 사용 하 는 ( 도 1 의 단계 140 과 같 은 ) 다수 의 타입 의 다 - 층 프로세스 의 일부 로서 수행 될 수 도 있 다 . 예컨대 , 딥 실리콘 에칭 은 , 예컨대 , " 라인 들 의 백 엔드 ( back end ) 이전 에 CMOS 디바이스 들 을 형성 하 기 이전 또는 이후 에 ( "" 비아 - 퍼스트 ( via - first ) "" 프로세스 ) "," 또는 결합 이전 또는 이후 에 라인 들 의 백 엔드 를 형성 한 이후 에 ( "" 비아 - 라스트 ( via - last ) "" 프로세스 ) ", 스루 - 실리콘 비 아들 을 형성 하 기 위해 , 사용 될 수 도 있 다 . 상술 된 이전 의 실시 형태 에서 , 비 - 스위칭 연속 적 인 방식 ( 정상 - 상태 ) 에서 SF 6 , O 2 , SiF 4 및 HBr 을 함유 하 는 에칭 가스 를 사용 하 여 , 피쳐 들 이 실리콘 기판 에 에칭 되 고 , SF 6 가 메인 에 천 트이 고 , 실리콘 과 반응 하 여 내 구성 이 있 는 SiO 2 층 ( 측벽 패 시베이 션 ) 을 형성 함 으로써 측벽 들 을 보호 하 기 위해 O 2 가 첨가 된다 . 이 실시 형태 에서 , 측벽 들 의 프로 파일 을 제어 하 고 산화 의 특성 들 을 향상 시키 기 위해 , O 2 가 ( SO 2 와 같 은 ) 다른 산소 함유 가스 에 의해 부분 적 으로 또는 완전히 대체 된다 . 이전 의 실시 형태 와 유사 하 게 , ( SF 6 와 같 은 ) 불소 함유 가스 가 메인 에 천 트이 고 , 산소 함유 가스 가 패 시베이 션 산화제 로서 사용 된다 . 도 9 는 본 발명 의 일 실시 형태 에 따른 마스크 를 통한 딥 실리콘 에칭 의 개략 적 인 단면도 이 다 . 마스크 ( 902 ) 는 포토레지스트 ( PR ) 마스크 및 / 또는 하드 마스크 일 수 도 있 다 . 도 9 에 도시 된 바 와 같이 , 실리콘 옥사이드 ( SiOx ) 층 ( 906 ) 에 의해 측벽 들 ( 904 ) 이 보호 되 면서 , 불소 종 들 이 실리콘 층 으로부터 나오 고 수직 한 방향 으로 피 쳐 들 을 에칭 한다 . 에칭 수직 성 은 바이어스 전압 에 의해 향상 된다 . 마스크 아래 의 언더컷 을 감소 시키 기 위해 SiF 4 가 첨가 될 수 도 있 다 .