하지만 , 전술 한 교류 자기장 에 노출 됨 으로써 결정 화 된 제 1 실리콘 층 ( 114 ) 을 포함 하 여 3 중층 구조 를 갖 는 반도체 층 ( 130 ) 을 포함 하 는 박막 트랜지스터 ( Tr ) 를 살펴보 면 , 상기 소스 및 드레 인 전극 ( 144 , 146 ) 각각 이 상기 3 중층 구조 반도체 층 ( 130 ) 의 일 측면 을 각각 덮 는 구조 가 됨 으로써 상기 폴리 실리콘 으로 결정 화 된 제 1 실리콘 층 ( 114 ) 도 그 측면 을 통해 상기 소스 및 드레 인 전극 ( 144 , 146 ) 과 접촉 하 고 , 그 상부 의 순수 비정질 실리콘 의 제 2 실리콘 층 ( 119 ) 과 그 상부 의 오 믹 콘 택 층 ( 125 ) 또한 상기 소스 및 드레 인 전극 ( 144 , 146 ) 과 접촉 하 는 구조 가 됨 을 알 수 있 다 .