만약 쓰 기 동작 이 짝수 비트 라인 BL 0 ( 14 ) 및 BL 2 ( 18 ) 에서 수행 되 고 , 홀수 비트 라인 BL 1 ( 16 ) 및 BL 3 ( 20 ) 이 선택 되 지 않 는다면 , 선택 된 비트 라인 들 및 선택 되 지 않 은 비트 라인 들 사이 의 플로팅 , 기생 또는 캐 퍼 시티 브 인 커플링 은 선택 되 지 않 은 비트 라인 들 상 의 메모리 셀 들 에 영향 을 미칠 수 있 다 . 예 를 들 어 , 만약 비트 라인 BL 0 ( 14 ) 및 BL 2 ( 18 ) 이 대략 12 V 의 고전압 으로 구동 된다면 , BL 1 의 커 퍼 시터 ( 48 ) 가 전하 재 분포 의 결과 로서 충전 되 기 시작 할 것 이 기 때문 에 선택 된 비트 라인 BL 0 ( 14 ) 및 BL 2 ( 18 ) 그리고 선택 되 지 않 은 비트 라인 BL 1 사이 의 캐 퍼 시티 브 커플링 ( 44 , 46 ) 은 또한 플로팅 , 선택 되 지 않 은 비트 라인 BL 1 을 고전압 으로 구동 할 수 있 다 . 선택 되 지 않 은 비트 라인 BL 1 상 의 메모리 셀 ( 78 ) 은 이러 한 전하 재 분포 에 의해 영향 받 을 수 있 다 . 만약 메모리 셀 ( 78 ) 의 임계 값 전압 이 약 7 V 라면 , 선택 되 지 않 은 비트 라인 ( 16 ) 상의 7 V 초과 의 임의 의 전하 재 분포 는 메모리 셀 ( 78 ) 의 플로팅 게이트 ( 72 ) 에서 FN 터널 링 을 초래 할 것 이 다 . 만약 머 모리 셀 ( 78 ) 이 강하 게 삭제 된다면 , 터널 링 ( Tunneling ) 은 메모리 셀 ( 78 ) 이 플로팅 게이트 ( 72 ) 상 의 음전하 를 떨어뜨림 으로써 약하 게 삭제 되 게 할 수 있 다 . 시간 이 경과 되 면 , 이것 은 메모리 셀 에 영구 적 인 손상 즉 , " 셀 이 "" 플립 ( flipped ) "" 될 수 있 다 . "