도 3 은 발진기 ( OS 1 ) 의 구체 적 인 구성 예 를 나타낸다 . 발진기 ( OS 1 ) 는 디지털 직류 전원 전압 ( DVCC ) 이 인가 되 는 단자 ( T 6 ) , 아 날로 그 직류 전원 전압 ( AVCC ) 이 인가 되 는 단자 ( T 7 ) , 기준 전압 ( VREF ) 이 인가 되 는 단자 ( T 8 ) , 기준 전압 ( VOSCH ) 이 인가 되 는 단자 ( T 9 ) , 기준 전압 ( VOSCL ) ( < VOSCH ) 이 인가 되 는 단자 ( T 10 ) , 및 출력 단자 ( T 11 및 T 12 ) 를 갖 는다 . 또한 , 발진기 ( OS 1 ) 는 정전 류 pMOS 트랜지스터 ( M 2 , M 3 , 및 M 5 ) , 정전 류 nMOS 트랜지스터 ( M 4 및 M 6 ) , 및 nMOS 트랜지스터 ( M 7 ) 를 갖 는다 . 그것 에 더 하 여 , 발진기 ( OS 1 ) 는 연산 증폭기 ( AMP ) , 저항기 ( R ) , 커패시터 ( C 2 ) , 비교기 ( CMP 3 및 CMP 4 ) , 및 RS 플립플롭 ( SRFF 2 ) 을 갖 는다 .