도 4 a 및 도 5 a 를 참조 하 면 , 먼저 서로 이웃 하 는 제 1 메모리 셀 블록 영역 ( 400 A ) 및 제 2 메모리 셀 블록 영역 ( 400 B ) 과 , 이 들 사이 의 스트링 선택 영역 ( 400 C ) 을 포함 하 는 메모리 셀 영역 ( 300 A ) 과 , 상기 메모리 셀 영역 ( 300 A ) 에 형성 될 도전 라인 들 을 외부 회로 ( 도시 생략 ) 에 연결 시키 기 위한 접속 영역 ( 300 B ) 을 가 지 는 반도체 기판 ( 500 ) 을 준비 한다 .