본 개시 의 일 실시 예 에 따른 제 1 반도체 패키지 ( 100 a ) 의 제 1 유비 엠 ( 108 a ) 은 재 배선 층 ( 105 ) 과 제 1 외부 연결 단자 ( 109 a ) 를 전기 적 으로 연결 하 기 위한 패드 일 수 있 다 . 도 1 에 도시 된 바 와 같이 , 제 1 유비 엠 ( 108 a ) 은 제 2 도전 성 비아 ( 107 ) 와 제 1 외부 연결 단자 ( 109 a ) 사이 에 위치 하 여 , 재 배선 층 ( 105 ) 과 제 1 외부 연결 단자 ( 109 a ) 를 전기 적 으로 연결 할 수 있 다 .