도 32 는 , 도 1 에서 의 재 기입 드라이버 의 다른 구성 예 를 나타내 고 있 다 . 도 32 의 특징 은 , NAND 회로 ND 730 ∼ ND 733 과 인버터 회로 IV 730 ∼ 733 을 이용 하 여 , 리셋 기동 신호 RST _ EN 0 ∼ RST _ EN 3 과 메모리 층 선택 신호 LS [ 3 : 0 ] 의 AND 논리 연산 을 실시 함 으로써 , 활성 화 된 메모리 층 선택 신호 에 따른 리셋 기동 신호 를 선택 하 는 점 에 있 다 . AND 논리 연산 의 결과 인 인버터 회로 IV 730 ∼ 733 의 출력 신호 는 , 4 입력 NOR 회로 NR 730 에 각각 입력 되 고 , 그 출력 신호 를 인버터 회로 IV 734 에서 반전 하 여 발생 된 리셋 기동 신호 가 , NAND 회로 ND 71 에 입력 된다 .