다음 에 , 본 실시 예의 BGR ( 110 ) 의 상세 한 회로 를 도 7 에 나타낸다 . 기준 전압 발생 부 ( 120 ) 는 , 도 2 에 나타낸 회로 와 동일 하 기 때문 에 설명 을 생략 한다 . 기준 전압 보증 부 ( 130 ) 는 , PMOS 트랜지스터 ( P 1 , P 2 ) 의 게이트 에 공통 으로 접속 된 PMOS 트랜지스터 ( P 3 , P 4 ) 와 , PMOS 트랜지스터 ( P 3 , P 4 ) 에 각각 직렬 로 접속 된 NMOS 트랜지스터 ( N 1 , N 2 ) 와 , 전원 전압 과 GND 사이 에 직렬 로 접속 된 PMOS 트랜지스터 ( P 5 ) 및 NMOS 트랜지스터 ( N 3 ) 를 포함 하 는 검출 회로 ( 132 ) 와 , 노드 ( VN ) 를 반전 입력 단자 ( -) 에 접속 하 고 , 저항 ( R 2 ) 과 저항 ( R ) 을 공통 접속 하 는 노드 ( VP ) 를 비반전 입력 단자 ( +) 에 접속 하 고 , 출력 단자 를 검출 회로 ( 132 ) 의 PMOS 트랜지스터 ( P 5 ) 의 게이트 에 출력 하 는 차동 증폭 회로 ( AMP 2 ) 와 , PMOS 트랜지스터 ( P 4 ) 와 NMOS 트랜지스터 ( N 2 ) 사이 에 접속 되 고 , 검출 신호 ( BGRDET ) 를 출력 하 는 인버터 ( IN ) 를 포함 해서 구성 된다 .