다음 으로 , 절연 층 ( 34 ) 및 반도체 층 ( 32 ) 위 에 도전 층 을 형성 한다 . 그 후 , 포토 리소그래피 법 등 에 의하 여 패 터닝 을 수행 하 고 에칭 법 등 에 의하 여 상기 도전 층 을 가공 함 으로써 , 도전 층 ( 51 , 33 a , 33 b , 및 33 c ) 을 형성 한다 ( 도 19 의 ( C ) ) . 상술 한 바 와 같이 , 도전 층 ( 51 ) 은 트랜지스터 ( 30 ) 의 소스 및 드레 인 중 한쪽 으로서 기능 하 고 , 도전 층 ( 33 a ) 은 트랜지스터 ( 30 ) 의 소스 및 드레 인 중 다른 쪽 , 그리고 용량 소자 ( 60 ) 의 한쪽 전극 으로서 기능 한다 . 또한 , 도전 층 ( 33 b ) 및 도전 층 ( 33 c ) 은 각각 배선 ( S 3 ) 의 일부 및 배선 ( S 4 ) 의 일부 에 대응 한다 . 도전 층 ( 33 b ) 은 , 도전 층 ( 53 ) 과 중첩 되 는 영역 을 갖 도록 제공 된다 .