본 발명 에 따른 플래시 메모리 소자 용 자기 정렬 플로팅 게이트 어레이 형성 방법 은 , ( a ) 실리콘 반도체 기판 위 에 제 1 산화 막 및 제 1 질화 막 을 연속 하 여 형성 하 는 단계 와 , ( b ) 상기 제 1 질화 막 을 식각 하 여 제 1 질화 막 패턴 을 형성 하 는 단계 와 , ( c ) 상기 제 1 질화 막 패턴 의 측벽 에 제 2 산화 막 스 페이서 를 형성 하 는 단계 와 , ( d ) 상기 제 1 질화 막 패턴 을 선택 적 으로 제거 하 는 단계 와 , ( e ) 상기 기판 위 에 상기 제 2 산화 막 스 페이서 에 의해 분리 된 복수 의 제 2 질화 막 패턴 을 형성 하 는 단계 와 , ( f ) 상기 복수 의 제 2 질화 막 패턴 사이 에 개재 된 상기 제 2 산화 막 스 페이서 를 제거 하 여 상기 제 2 질화 막 패턴 들 사이 로 상기 기판 의 표면 을 노출 시키 는 단계 와 , ( g ) 상기 노출 된 기판 표면 을 소정 의 깊이 로 식각 하 여 상기 기판 내부 에 트랜 치 를 형성 하 는 단계 와 , ( h ) 상기 노출 된 기판 표면 을 산화 시켜 상기 트랜 치 내부 에 소자 분리 막 을 형성 하 는 단계 와 , ( i ) 상기 제 2 질화 막 패턴 들 사이 에 제 3 산화 막 스 페이서 를 형성 하 는 단계 와 , ( j ) 상기 제 3 산화 막 스 페이서 만 을 남기 고 제 2 질화 막 패턴 을 선택 적 으로 제거 하 는 단계 와 , ( k ) 상기 기판 위 에 상기 제 3 산화 막 스 페이서 에 의해 분리 된 복수 의 플로팅 게이트 를 형성 하 는 단계 를 포함 한다 .