본 발명 은 반도체 소자 의 제조 방법 에 관한 것 으로 , 리세 스와 게이트 간 의 정렬 마진 을 확보 하 기 위해 , 활성 영역 상부 에 제 1 감광막 을 형성 하 는 단계 와 , 게이트 마스크 로 게이트 예정 영역 및 그 외측 부분 의 제 1 감광막 을 노광 및 현상 하 여 경사진 측벽 을 갖 는 제 1 감광막 패턴 을 형성 하 는 단계 와 , 제 1 감광막 패턴 을 마스크 로 활성 영역 을 식각 하 여 게이트 예정 영역 의 선폭 보다 큰 선폭 을 갖 는 제 1 리세 스 를 형성 하 는 단계 와 , 제 1 리세 스 저부 의 게이트 예정 영역 에 제 2 리세 스 를 형성 하 는 단계 와 , 제 1 및 제 2 리세 스 를 포함 한 전체 표면 상부 에 게이트 절 연막 , 게이트 폴리 실리콘 층 , 게이트 전극 층 및 게이트 하드 마스크 층 을 형성 하 는 단계 와 , 게이트 마스크 를 이용 한 사진 식각 공정 으로 게이트 하드 마스크 층 , 게이트 전극 층 및 게이트 폴리 실리콘 층 을 식각 하 여 게이트 를 형성 하 는 단계 를 포함 하 여 , 리세 스와 게이트 간 의 정렬 마진 을 확보 하 여 트랜지스터 의 동작 특성 을 향상 시킬 수 있 는 기술 이 다 .