각각 의 후면 리세 스 ( 43 ) 는 측 방향 으로 연장 되 는 공동 일 수 있 으며 , 이 는 공동 의 수직 범위 보다 큰 측 방향 치수 를 갖 는다 . 다시 말 하 면 , 각각 의 후면 리세 스 ( 43 ) 의 측 방향 치수 는 후면 리세 스 ( 43 ) 의 높이 보다 더 클 수 있 다 . 희생 재료 층 들 ( 42 ) 의 제 2 재료 가 제거 된 체적 들 내 에 복수 의 후면 리세 스 들 ( 43 ) 이 형성 될 수 있 다 . 메모리 스택 구조물 들 ( 55 ) 이 형성 되 는 메모리 개구 들 은 본 명세서 에서 후면 리세 스 들 ( 43 ) 과 대조 적 으로 전면 개구 들 또는 전면 공동 들 로 지칭 된다 . 일 실시 예 에서 , 메모리 어레이 영역 ( 100 ) 은 기판 반도체 재료 층 ( 10 ) 위 에 배치 된 복수 의 디바이스 레벨 들 을 갖 는 모놀리식 3 차원 NAND 스트링 들 의 어레이 를 포함 한다 . 이러 한 경우 에 , 각각 의 후면 리세 스 ( 43 ) 는 모놀리식 3 차원 NAND 스트링 들 의 어레이 의 각각 의 워드 라인 을 수용 하 기 위한 공간 을 한정 할 수 있 다 .