초기 상태 에서 , 퓨즈 셋 인 에 이 블 신호 FSE 는 하이 레벨 이 기 때문 에 피 모스 트랜지스터 ( MP 1 ) 가 턴 온 되 어 NODE B 는 전원 전압 VDD 으로 프리 차지 되 고 , 피 모스 트랜 지 스터 ( MP 2 ) 는 턴 오프 된다 . 지연 회로 부 ( 404 ) 는 NODE B 의 전원 전압 VDD 을 받 아 일정 시간 이후 에 출력 단 FET 에 하이 레벨 의 신호 를 제공 한다 .