여기 에서 , 예 를 들 면 도 3 ∼ 도 5 a , 도 5 b 에 나타내 는 바 와 같이 , 데이터 라인 ( Ld ) 은 선택 라인 ( Ls ) 및 전원 전압 라인 ( Lv ) 보다 도 하층 측 ( 절연성 기판 ( 11 ) 측 ) 에 설치 되 고 , 트랜지스터 ( Tr 11 , Tr 12 ) 의 게이트 전극 ( Tr 11 g , Tr 12 g ) 을 형성 하 기 위한 게이트 메탈 층 을 패 터닝 함 으로써 , 해당 게이트 전극 ( Tr 11 g , Tr 12 g ) 과 같 은 공정 으로 형성 된다 .