이어서 , 상기 제 1 소자 반도체 층 ( 200 ) 상 에 도 8 b 의 제 2 절연 층 ( 150 ') 을 형성 하 고 , 상기 제 2 절연 층 ( 150 ') 내 에 도 8 b 의 제 2 게터 링 영역 ( 265 ') 을 형성 하 고 , 상기 제 2 절연 층 ( 150 ') 상 에 도 8 b 의 제 2 소자 반도체 층 ( 200 ') 을 형성 한다 . 상기 제 2 게터 링 영역 ( 265 ') 을 형성 하 는 방법 은 상기 제 1 게터 링 영역 ( 265 ) 을 형성 하 는 방법 과 동일 할 수 있 다 . 상기 제 2 소자 반도체 층 ( 200 ') 을 형성 하 는 방법 은 상기 제 1 소자 반도체 층 ( 200 ') 을 형성 하 는 방법 과 동일 할 수 있 다 . 상기 제 2 소자 반도체 층 ( 200 ') 에 제 2 집 적 회로 를 형성 할 수 있 다 .