발명 의 명칭 : 반도체 장치 및 그 제조 방법 특허 출원인 : 삼성전자 주식회사 특허 출원 번호 : 1020150142795 특허 출원 일자 : 2015 . 10 . 13 특허 공개 번호 : 1020170027639 특허 공개 일자 :   2017 . 03 . 10 [ 특허 명세서 요약 ] 본 발명 은 반도체 장치 및 그 제조 방법 에 관한 것 으로 , 소오 스 또는 드레 인 간 의 누설 전류 가 저감 된 반도체 장치 및 그 제조 방법 에 관한 것 이 다 . ( 반도체 장치 특허 출원 특허 침해 심판 소송   특허 명세서 작성 특허 교육 구미 대구 특허 사무소 부산 창원 변리사 추천 ) [ 특허 출원 명세서 청구 범위 청구 항 1 ] 필드 절 연막 이 배치 된 제 1 액티브 영역 ; 상기 제 1 액티브 영역 상 에 배치 되 고 , 제 1 방향 으로 연장 된 제 1 나노 와 이 어 패턴 ; 상기 제 1 액티브 영역 상 에 상기 제 1 방향 과 교차 하 는 제 2 방향 으로 연장 되 도록 배치 되 고 , 상기 제 1 나노 와 이 어 패턴 을 완전히 ( entirely ) 감싸 는 제 1 게이트 ; 및 상기 제 1 나노 와 이 어 패턴 의 적어도 일 측 에 배치 된 소오 스 또는 드레 인 에 피층 ( epi layer ) 를 포함 하 되 , 상기 제 1 게이트 는 , 상기 제 1 나노 와 이 어 패턴 상부 에 배치 되 고 제 1 폭 을 갖 는 제 1 영역 과 , 상기 제 1 나노 와 이 어 패턴 하부 에 배치 되 고 상기 제 1 폭 보다 큰 제 2 폭 을 갖 는 제 2 영역 을 포함 하 는 반도체 장치 .  