도 1 을 참조 하 면 , 본 발명 에 따른 문턱 값 제어 회로 가 유리 함 을 제공 하 는 작 은 크기 의 전류 시 그날 링 을 사용 하 는 낮 은 전력 인터페이스 는 공통 기준 또는 접지 를 공유 하 는 마스터 회로 ( 10 ) 및 슬레이브 회로 ( 20 ) , 연결 ( 11 g ) 및 반 - 이중 ( half - duplex ) 데이터 신호 ( 11 d ) 및 클록 신호 ( 11 c ) 를 포함 한다 . 클록 신호 ( 11 c ) 는 마스터 ( 10 ) 내 의 라인 구 동기 또는 전송기 ( 10 c ) 에 의해 전송 되 며 , 슬레이브 ( 20 ) 내 의 수신기 ( 20 c ) 에 의해 수신 된다 . 마스터 ( 10 ) 내 의 전송기 ( 10 t ) 및 수신기 ( 10 r ) 와 슬레이브 ( 20 ) 내 의 유사 한 수신기 ( 20 r ) 및 전송기 ( 20 t ) 는 데이터 신호 ( 11 d ) 의 반 - 이중 통신 을 제공 한다 . 수신기 로부터 전 송기 로 의 소스 가 되 는 전류 의 크기 에 의해 결정 되 는 2 개 의 이진 로직 상태 들 과 함께 ( 2 개 의 로직 상태 들 과 연관 된 2 개 의 전류 들 은 DC 바이어스 전류 상 에 얹혀진 AC 전류 로서 시각 화 될 수 있 다 ) , 낮 은 크기 전류 시 그날 링 이 낮 은 전력 동작 및 낮 은 전자기 간섭 ( electromagnetic interference , EMI ) 을 위해 사용 된다 . 본 발명 의 바람직 한 실시 예 에 따라서 , 2 개 의 로직 레벨 전류 들 은 150 마이크로암페어 및 750 마이크로암페어 이 며 , 450 마이크로암페어 의 DC 바이어스 전류 상 에 얹혀진 +/- 300 마이크로암페어 의 신호 로서 간주 된다 . 더 높 은 전류 ( 예 를 들 면 , 750 마이크로암페어 ) 는 로직 로우 레벨 로서 간주 되 며 , 더 낮 은 전류 ( 예 를 들 면 , 150 마이크로암페어 ) 는 로직 하이 레벨 로서 간주 된다 .