도 5 를 참조 하 면 , 도전 층 의 두께 가 0 . 5 ㎛, 1 . 0 ㎛, 2 . 0 ㎛, 3 . 0 ㎛, 6 . 0 ㎛ 인 경우 칩 구 동시 전류 증가 에 따른 전압 증가 가 일정 함 을 알 수 있 다 . 즉 , 도전 층 의 저항 에 의한 전압 상승 은 전체 동작 전압 의 상승 에 영향 을 크 게 미치 지 않 음 을 알 수 있 다 . 그러나 , 도전 층 의 두께 가 0 . 1 ㎛ 인 경우 동작 전압 이 상대 적 으로 커짐 을 알 수 있 다 . 따라서 , 도전 층 의 두께 는 0 . 5 ㎛ 이상 인 것 이 바람직 하 다 . 또한 , 도전 층 의 두께 가 10 ㎛ 보다 큰 경우 광 흡수 율 이 커지 는 문제 가 있 다 . 따라서 , 도전 층 의 두께 는 0 . 5 ㎛ 내지 10 ㎛ 일 수 있 다 .