IC ( integrated circuit ) 제 조시 , 증착 및 에칭 기법 들 이 유전체 층 들 에 임 베 딩 된 ( embedded ) 금속 라인 들 을 형성 하 는 것 과 같 은 , 재료 들 의 패턴 들 을 형성 하 기 위해 사용 된다 . 일부 패 터닝 스킴 들 은 정밀 한 패 터닝 및 작 은 - 규모 의 피처 들 의 형성 을 인 에 이 블 하 는 스 페이서 들 의 사용 을 수반 한다 . 스 페이서 들 은 규정 된 ( 통상 적 으로 이전 패 터닝 에 의해 결정 된 ) 거리 들 만큼 분리 되 고 , 하부 층 들 의 패 터닝 을 위한 마스크 들 로서 사용 되 도록 , 기판 상 에 형성 된다 . 스 페이서 들 및 주변 층 들 의 재료 들 은 스 페이서 들 의 형성 , 및 하부 층 들 의 패 터닝 모두 를 인 에 이 블 하 는 적절 한 에칭 선택도 를 갖 도록 선택 된다 . 패 터닝 이 완료 된 후 , 스 페이서 들 이 에칭 에 의해 제거 되 고 , 스 페이서 들 은 최종 제조 된 반도체 디바이스 의 일부 가 아니 다 .