본 발명 은 지연 고정 루프 회로 의 입력 버퍼 와 출력 버퍼 의 지연 시간 을 보상 해 주 기 위한 보상 지연 부 에 전압 검출기 를 구비 하 여 PVT 조건 에 따라 변동 하 는 전압 값 을 검출 하 여 검출 신호 를 이용 하 여 보상 지연 부 의 캐 패 시 턴 스 양 을 제어 함 으로써 , 보상 지연 부 의 지연 시간 을 PVT 조건 에 따라 미세 조정 가능 하 게 하 여 최종 적 으로 출력 되 는 데이터 를 안정 적 으로 출력 하 는 반도체 메모리 소자 의 지연 고정 루프 회로 를 개시 하 는 데 있 다 .