상기 목적 을 달성 하 기 위한 일 관점 에서 본 발명 은 , 동작 부하 로 인한 소자 파괴 를 방지 하 는 반도체 소자 의 정전 방지 회로 를 제조 하 는 방법 으로서 , 반도체 기판 상 에 각 트랜지스터 영역 의 분리 를 위한 STI 구조 의 소자 분리 막 을 적어도 2 개 씩 형성 하 는 단계 와 , 상기 소자 분리 막 이 형성 된 반도체 기판 상 에 상기 각 트랜지스터 영역 에 대응 하 는 NMOS 형 게이트 전극 및 PMOS 형 게이트 전극 을 쌍 으로 형성 하 는 단계 와 , 상기 쌍 으로 형성 된 각각 의 게이트 전극 양 측면 의 기판 표면 에 소스 / 드레 인 영역 을 형성 하 는 단계 와 , 상기 소자 분리 막 으로 분리 되 어 인접 하 는 다른 트랜지스터 영역 의 게이트 전극 을 접지 시키 는 단계 를 포함 하 는 반도체 소자 의 정전 방지 회로 제조 방법 을 제공 한다 .