따라서 , 상기 제 1 테스트 신호 ( TM < 0 >) 또는 제 1 상기 퓨즈 제어 신호 ( Fuse < 0 >) 가 ' 하이 ' 레벨 이 면 , 상기 뱅크 액티브 신호 제 어회 로 는 상기 액티브 명령 후 프리 차지 명령 이 발생 되 는 시간 이 일반 동작 시 보다 감소 한다 . 즉 , tRAS 가 감소 하 게 된다 . 또한 상기 제 2 테스트 신호 ( TM < 1 >) 또는 상기 제 2 퓨즈 제어 신호 ( Fuse < 1 >) 가 ' 하이 ' 레벨 이 면 , 상기 뱅크 액티브 신호 제어 회로 에서 상기 액티브 명령 후 프리 차지 명령 이 발생 되 는 시간 이 노멀 동작 시 보다 증가 한다 . 즉 , tRAS 가 증가 하 게 된다 . 그러므로 상기 프리 차지 펄스 생 성부 ( 300 ) 는 상기 제 1 및 제 2 퓨즈 ( F 0 , F 1 ) 와 테스트 신호 ( TM < 0 : 1 >) 를 이용 하 여 지연 시간 을 제어 함 으로써 , 프리 차지 펄스 신호 의 생성 타이밍 을 제어 할 수 있 다 .