또한 , 본 발명 의 데이터 라인 리 던 던 시 회로 는 제 n ′ 데이터 라인 ( n ′= 0 내지 n - 1 의 정수 ) 과 제 n ″ 입출력 라인 ( n ″= 0 내지 n - 1 의 정수 ) 을 순차 적 으로 교호 연결 하 며 스위칭 되 는 Sk 로 표시 되 는 2 n 개 의 데이터 라인 스위치 ( k = 0 내지 2 n - 1 의 정수 이 되 , 제 n 데이터 라인 ( RDL : Redundant Dataline ) 과 제 0 입출력 라인 ( IO 0 ) 을 연결 하 는 데이터 라인 스위치 는 제 0 데이터 라인 스위치 ( S 0 ) 로 정의 ) 를 포함 한다 . 도 3 ( a ) 은 제 0 데이터 라인 스위치 ( S 0 ) 에서부터 제 15 데이터 라인 스위치 ( S 15 ) 까지 를 갖 고 있 으며 상기 의 제 0 데이터 라인 스위치 ( S 0 ) 에서 제 15 데이터 라인 스위치 ( S 15 ) 까지 의 스위치 는 만약 에 점선 으로 표시 되 어 있 으면 OFF 된 상태 이 고 , 실선 으로 표시 되 어 있 으면 ON 되 어 있 는 상태 를 의미 한다 . 도 3 ( a ) 에서 제 0 데이터 라인 스위치 ( S 0 ) 는 제 8 데이터 라인 ( RDL : Redundant Dataline ) 과 제 0 입출력 라인 ( IO 0 ) 을 연결 하 며 , 제 1 데이터 라인 스위치 ( S 1 ) 는 제 0 데이터 라인 ( DL 0 ) 과 제 0 입출력 라인 ( IO 0 ) 을 연결 하 며 , 제 2 데이터 라인 스위치 ( S 2 ) 는 제 0 데이터 라인 ( DL 0 ) 과 제 1 입출력 라인 ( IO 1 ) 을 연결 하 며 , 제 3 데이터 라인 스위치 ( S 3 ) 는 제 1 데이터 라인 ( DL 1 ) 과 제 1 입출력 라인 ( IO 1 ) 을 연결 하 며 , 제 4 데이터 라인 스위치 ( S 4 ) 는 제 1 데이터 라인 ( DL 1 ) 과 제 2 입출력 라인 ( IO 2 ) 을 연결 하 며 , 제 5 데이터 라인 스위치 ( S 5 ) 는 제 2 데이터 라인 ( DL 2 ) 과 제 2 입출력 라인 ( IO 2 ) 을 연결 하 며 , 제 6 데이터 라인 스위치 ( S 6 ) 는 제 2 데이터 라인 ( DL 2 ) 과 제 3 입출력 라인 ( IO 3 ) 을 연결 하 며 , 제 7 데이터 라인 스위치 ( S 7 ) 는 제 3 데이터 라인 ( DL 3 ) 과 제 3 입출력 라인 ( IO 3 ) 을 연결 하 며 , 제 8 데이터 라인 스위치 ( S 8 ) 는 제 3 데이터 라인 ( DL 3 ) 과 제 4 입출력 라인 ( IO 4 ) 을 연결 하 며 , 제 9 데이터 라인 스위치 ( S 9 ) 는 제 4 데이터 라인 ( DL 4 ) 과 제 4 입출력 라인 ( IO 4 ) 을 연결 하 며 , 제 10 데이터 라인 스위치 ( S 10 ) 는 제 4 데이터 라인 ( DL 4 ) 과 제 5 입출력 라인 ( IO 5 ) 을 연결 하 며 , 제 11 데이터 라인 스위치 ( S 11 ) 는 제 5 데이터 라인 ( DL 5 ) 과 제 5 입출력 라인 ( IO 5 ) 을 연결 하 며 , 제 12 데이터 라인 스위치 ( S 12 ) 는 제 5 데이터 라인 ( DL 5 ) 과 제 6 입출력 라인 ( IO 6 ) 을 연결 하 며 , 제 13 데이터 라인 스위치 ( S 13 ) 는 제 6 데이터 라인 ( DL 6 ) 과 제 6 입출력 라인 ( IO 6 ) 을 연결 하 며 , 제 14 데이터 라인 스위치 ( S 14 ) 는 제 6 데이터 라인 ( DL 6 ) 과 제 7 입출력 라인 ( IO 7 ) 을 연결 하 며 , 제 15 데이터 라인 스위치 ( S 15 ) 는 제 7 데이터 라인 ( DL 7 ) 과 제 7 입출력 라인 ( IO 7 ) 을 연결 한다 .