이상 과 같이 , 이 반도체 기판 ( 41 ) 의 제조 방법 에 의하 면 , 실리콘 기판 ( 11 ) 위 에서 의 SOI 소자 형성 영역 ( 13 ) 이외 의 영역 ( 소자 분리 막 ( 12 ) 위 및 벌크 소자 형성 영역 ( 14 ) 위 ) 만 실리콘 버퍼 층 ( 18 ) 및 실리콘 게르마늄 층 ( 15 ) 이 형성 되 지 않 는 조건 에 의해 에피 택 셜 성장 시킨다 . 이것 에 의해 , 매립 절연 층 ( 31 ) 을 매립 하 도록 실리콘 층 ( 16 ) 하측 의 실리콘 게르마늄 층 ( 15 ) 만 을 에칭 했 다고 하 여도 , 실리콘 기판 ( 11 ) 위 에 오염 의 원인 인 게르마늄 이 남 는 것 을 적 게 할 수 있 다 .