동작 도중 에 , 대표 적 인 스레드 들 ( 112 및 114 ) 과 같 은 다수 의 프로세싱 스레드 들 은 가상 어드레스 변환 요청 들 을 TLB ( 108 ) 로 전송 할 수 있 다 . TLB 미쓰 이벤트 가 야기 되 는 경우 에 , 제 어 로직 회로 ( 106 ) 는 예외 처리 명령 들 이 TLB 미쓰 이벤트 에 응답 하 면서 다른 스레드 들 이 TLB ( 108 ) 에서 데이터 를 수정 하 는 것 을 배제 하 기 위하 여 TLB 로크 표시기 ( 110 ) 를 이용 하 여 TLB ( 108 ) 를 로크 할 수 있 다 . 예 를 들 어 , TLB 로크 표시기 ( 110 ) 는 TLB ( 108 ) 가 다른 스레드 들 로부터 액세스 되 는 것 이 로크 되 었 음 을 표시 하 기 위하 여 제어 로직 회로 ( 106 ) 에 의해 설정 될 수 있 는 하나 이상 의 비트 들 을 범용 제어 레지스터 에 포함 할 수 있 다 .