하이브리드 ( 3 b ) 의 IPD 에 는 , 단자 1 , 2 사이 및 단자 3 , 4 사이 에 각각 접속 되 는 2 개 의 인덕 터 칩 ( 9 g ) 과 , 단자 1 , 4 사이 및 단자 2 , 3 사이 에 각각 접속 되 는 2 개 의 캐 패 시터 칩 ( 11 h ) 과 , 단자 1 , 2 , 3 , 4 와 그라운드 단자 사이 에 각각 접속 되 는 4 개 의 캐 패 시터 ( 11 g ) 가 집적 되 어 있 다 . 이 하이브리드 ( 3 b ) 의 회로 구성 은 , 도 2 A 에 도시 한 회 로 구성 에 상당 한다 .