여기 서 , 프리 차징 부 ( 200 ) 는 코어 전압 단 ( VCORE ) 과 정 로컬 입출력 라인 ( LIO 1 ) 사이 에 소스 - 드레 인 연결 되 고 리셋 신호 ( RST ) 를 게이트 입력 받 는 제 1 PMOS 트랜지스터 ( PM 1 ) 와 , 코어 전압 단 ( VCORE ) 과 부 로컬 입출력 라인 ( / LIO 1 ) 사이 에 소스 - 드레 인 연결 되 고 리셋 신호 ( RST ) 를 게이트 입력 받 는 제 2 PMOS 트랜지스터 ( PM 2 ) , 및 정 로컬 입출력 라인 ( LIO ) 과 부 로컬 입출력 라인 ( / LIO ) 사이 에 소스 - 드레 인 연결 되 고 리셋 신호 ( RST ) 를 게이트 입력 받 는 제 3 PMOS 트랜지스터 ( PM 3 ) 를 구비 한다 .