그러나 전술 한 예시 적 인 실시 예 들 에 따르 면 , 채널 홀 ( C 140 H ) 내 에 채널 층 ( 142 ) , 전하 저장 구조물 ( 144 ) , 및 바디 게이트 층 ( 146 ) 을 순차 적 으로 형성 하 고 게이트 전극 ( 130 ) 과 바디 게이트 층 ( 146 ) 에 각각 독립 적 으로 인가 된 전압 에 의해 전하 저장 구조물 ( 144 ) 에 전하 를 주입 하 여 데이터 를 저장 할 수 있 다 . 즉 , 채널 홀 ( C 140 H ) 바닥 부 에서 SEG 에 의해 셀 콘 택 을 형성 하 는 공정 또는 채널 홀 ( C 140 H ) 바닥 부 에서 전하 저장 구조물 ( 144 ) 을 식각 하 는 공정 과 같 은 난이도 가 높 은 제조 공정 을 필요 로 하 지 않 을 수 있 다 . 따라서 , 반도체 장치 ( 100 ) 는 수직 방향 으로 의 높이 증가 또는 높 은 집적도 를 구현 할 수 있 다 . 또한 아래 에서 설명 하 는 바 와 같이 바디 게이트 층 ( 146 ) 을 통해 프로그래밍 전압 을 인가 함 에 따라 워드 라인 사이 의 디 스터 번스 가 현저히 감소 될 수 있 고 , 이 에 따라 반도체 장치 ( 100 ) 는 향상 된 셀 동작 특성 또는 향상 된 전기 적 특성 을 가질 수 있 다 .