프로세싱 코어 ( 103 ) 는 동적 재 구성 가능 어레이 ( dynamic reconfigurable array ) 에 기초 하 여 형성 된다 . 동적 재 구성 가능 어레이 란 시스템 의 구조 가 그 시스템 의 사용 목적 에 따라 동적 으로 바뀔 수 있 는 프로세서 를 말 한다 . 따라서 프로세싱 코어 ( 103 ) 의 하드웨어 아키텍처 는 처리 목적 에 따라 변할 수 있 다 . 예 를 들 어 , 프로세싱 코어 ( 103 ) 는 서로 배타 적 인 제 1 모드 와 제 2 모드 를 가질 수 있 다 . 제 1 모드 는 일반 적 인 연산 수행 에 적합 한 VLIW ( very long instruction word ) 모드 가 될 수 있 다 . 제 2 모드 는 루프 연산 수행 에 적합 한 CGA ( coarse - grained mode ) 모드 가 될 수 있 다 . 예컨대 , 프로세싱 코어 ( 103 ) 는 제 1 모드 에서 일반 적 인 연산 을 처리 하 다가 루프 연산 을 만나 게 되 면 제 2 모드 로 전환 해서 루프 연산 을 처리 하 고 루프 연산 이 끝나 면 다시 제 1 모드 로 전환 되 는 것 이 가능 하 다 .