도 1 , 도 2 a 및 도 3 a 를 참조 하 면 , 반도체 기판 ( 102 ) 에 액티브 영역 ( active region ) 을 한정 하 기 위하 여 아이 솔 레이 션 ( isolation ) 공정 으로 소자 분리 막 ( 104 ) 을 형성 한다 . 그리고 , 반도체 기판 ( 102 ) 상 에 게이트 절 연막 ( 도시 하 지 않 음 ) 을 형성 한 후 게이트 절 연막 ( 도시 하 지 않 음 ) 상 에 게이트 스택 을 형성 하 여 게이트 라인 ( A ) 을 형성 한다 . 게이트 라인 ( A ) 의 양측 에 는 소스 , 드레 인과 같 은 접합 영역 ( 도시 하 지 않 음 ) 이 형성 될 수 있 다 . 이후 에 , 소자 분리 막 ( 104 ) 과 게이트 라인 ( A ) 을 포함 하 는 반도체 기판 ( 102 ) 상 에 제 1 절연 층 ( 106 ) 을 형성 한다 . 제 1 절연 층 ( 106 ) 은 실리콘 산화 막 으로 형성 하 는 것 이 바람직 하 다 .