도 6 내지 도 23 에 따르 면 , 일 실시 예 에 따른 메모리 장치 제조 방법 은 제 1 기판 ( 11 ) 상 에 수직 형 사이리스터 ( 50 V ) 및 워드 라인 ( 16 ) 을 포함 하 는 메모리 셀 어레이 ( MCA ) 를 형성 하 는 단계 , 제 2 기판 ( 31 ) 에 주변 회로 부 ( PRP ) 를 형성 하 는 단계 , 메모리 셀 어레이 ( MCA ) 와 주변 회로 부 ( PRP ) 를 본 딩 시키 는 단계 , 수직 형 사이리스터 ( 50 V ) 의 일 측 이 노출 되 도록 제 1 기판 ( 11 ) 을 제거 하 는 단계 및 수직 형 사이리스터 ( 50 V ) 의 일 측 및 주변 회로 부 ( PRP ) 에 접속 되 는 제 2 도전 라인 ( 43 ) 을 형성 하 는 단계 를 포함 할 수 있 다 . 제 2 도전 라인 ( 43 ) 은 비트 라인 을 포함 할 수 있 다 .