본 발명 의 하나 의 측면 에 따라 , 메모리 장치 는 제 1 섹션 및 제 2 섹션 을 가진 비트 라인 을 포함 한다 . 메모리 장치 는 또한 제 1 섹션 및 제 2 섹션 에 선택 적 으로 연결 ( couple ) 된 전하 - 공유 회로 ( charge - sharing circuit ) 를 포함 하 고 , 여기 서 전하 - 공유 회로 는 제 2 섹션 에 대해 제 1 섹션 을 연결 및 연결 해제 ( decouple ) 하 도록 구성 된다 .