본 발명 의 또 다른 견지 에 따른 스택 패키지 는 ABF 패키지 , HDI 패키지 , 제 1 도전 성 범프 들 , 인터 포저 , 제 2 도전 성 범프 들 , 적어도 하나 의 ASIC ( Application Specific Integrated Circuit ) , 적어도 하나 의 광 대역폭 메모리 ( High Bandwidth Memory : HBM ) , 및 제 3 도전 성 범프 들 을 포함 할 수 있 다 . 상기 ABF 패키지 는 55 μ m 내지 150 μ m 의 간격 을 두 고 배열 된 제 1 패드 들 을 포함 할 수 있 다 . 상기 HDI 패키지 는 상기 ABF 패키지 의 하부 에 배치 될 수 있 다 . 상기 HDI 패키지 는 400 μ m 내지 600 μ m 의 간격 을 두 고 배열 된 제 2 패드 들 을 포함 할 수 있 다 . 상기 HDI 패키지 는 상기 ABF 패키지 의 면적 보다 큰 면적 을 가질 수 있 다 . 상기 제 1 도전 성 범프 들 은 상기 ABF 패키지 와 상기 HDI 사이 에 개재 되 어 , 상기 제 2 패드 들 을 상기 ABF 패키지 에 전기 적 으로 연결 시킬 수 있 다 . 상기 인터 포저 는 상기 ABF 패키지 의 상부 에 배치 될 수 있 다 . 상기 인터 포저 는 55 μ m 내지 150 μ m 의 간격 을 두 고 배열 된 제 3 패드 들 , 상기 제 3 패드 들 로부터 수직 방향 을 따라 아래 로 연장 된 제 3 수직 신호 라인 들 , 55 μ m 미만 의 간격 을 두 고 배열 된 제 4 패드 들 , 및 상기 제 4 패드 들 로부터 연장 된 연결 라인 들 을 포함 할 수 있 다 . 상기 인터 포저 는 상기 ABF 패키지 의 면적 보다 작 은 면적 을 가질 수 있 다 . 상기 제 2 도전 성 범프 들 은 상기 ABF 패키지 와 상기 인터 포저 사이 에 개재 되 어 상기 제 1 패드 들 과 상기 제 3 수직 신호 라인 들 을 전기 적 으로 연결 시킬 수 있 다 . 상기 ASIC 은 상기 인터 포저 의 상부 에 배치 되 어 상기 제 3 패드 들 과 상기 연결 라인 들 에 전기 적 으로 연결 될 수 있 다 . 상기 HBM 은 상기 인터 포저 의 상부 에 배치 되 어 상기 제 4 패드 들 에 전기 적 으로 연결 될 수 있 다 . 상기 제 3 도전 성 범프 들 은 상기 인터 포저 와 상기 ASIC 및 상기 HBM 사이 에 개재 되 어 , 상기 인터 포저 를 상기 ASIC 및 상기 HBM 에 전기 적 으로 연결 시킬 수 있 다 .