도 2 a 및 도 3 a 를 참조 하 면 , 소자 분리 영역 에 는 소자 분리 막 ( 108 ) 이 형성 되 고 , 활성 영역 에 는 터널 절 연막 ( 102 ) 및 플로팅 게이트 용 제 1 도 전막 ( 104 ) 이 형성 되 고 , 소자 분리 막 ( 108 ) 을 포함 한 제 1 도 전막 ( 104 ) 상 에 는 유전체 막 ( 110 ) , 컨트롤 게이트 용 제 2 도 전막 ( 116 ) 및 게이트 하드 마스크 ( 126 ) 가 형성 된 반도체 기판 ( 100 ) 이 제공 된다 . 구체 적 으로 예 를 들 면 , 반도체 기판 ( 100 ) 상 에 터널 절 연막 ( 102 ) , 제 1 도 전막 ( 104 ) 및 하드 마스크 ( 미 도시 ) 가 순차 적 으로 적층 된 후 , 소자 분리 영역 에 형성 된 포토레지스트 패턴 ( 미 도시 ) 을 이용 한 식각 공정 으로 하드 마스크 , 제 1 도 전막 ( 104 ) 및 터널 절 연막 ( 102 ) 의 소자 분리 영역 이 식각 되 고 , 계속 해서 반도체 기판 ( 100 ) 의 소자 분리 영역 이 식각 되 어 트렌치 ( 106 ) 가 형성 된다 . 이렇게 , 트렌치 ( 106 ) 는 제 1 도 전막 ( 104 ) 과 트렌치 ( 106 ) 를 한 번 에 구현 하 는 ASA - STI ( Advanced Self Align - Shallow Trench Isolation ) 공정 으로 형성 되 는 것 이 바람직 하 다 . 여기 서 , 포토레지스트 패턴 은 하드 마스크 상 에 포토레지스트 를 도포 하 여 포토레지스트 막 을 형성 한 후 기 설계 된 마스크 를 이용 한 노광 및 현상 으로 형성 된다 . 이후 , 포토레지스트 패턴 이 제거 된다 . 그런 다음 , 트렌치 ( 106 ) 를 포함 한 하드 마스크 상 에 절연 물질 을 증착 하 여 트렌치 ( 106 ) 를 채우 는 절 연막 ( 미 도시 ) 이 형성 된 후 하드 마스크 의 표면 이 노출 되 는 시점 까지 절 연막 이 평탄 화 되 고 , 유효 산화 막 높이 ( Effective Field oxide Height ; EFH ) 를 조절 하 기 위하 여 제 1 도 전막 ( 104 ) 의 외벽 이 노출 되 도록 절 연막 이 식각 된다 . 이후 , 하드 마스크 가 제거 된다 . 이 로써 , 활성 영역 에 터널 산화 막 ( 102 ) 및 제 1 도 전막 ( 104 ) 이 형성 되 고 , 소자 분리 영역 의 트렌치 ( 106 ) 내부 에 는 트렌치 ( 106 ) 를 채우 는 소자 분리 막 ( 108 ) 이 형성 된다 .