정리 하 면 , 전술 한 배드 블록 관리 부 ( 900 ) 의 상세 한 동작 은 , 도 6 에서 설명 된 배드 블록 관리 부 ( 500 ) 의 동작 과 유사 한 것 을 알 수 있 다 . 즉 , 도 6 에서 설명 된 배드 블록 관리 부 ( 500 ) 는 , 서로 다른 채널 ( CH 1 , CH 2 ) 에 연결 된 제 1 메모리 장치 들 ( NAND 1 < 1 : 4 >) 과 제 2 메모리 장치 들 ( NAND 2 < 1 : 4 >) 각각 에 포함 된 배드 메모리 블록 들 을 통합 하 여 관리 하 는 구성 을 개시 한 바 있 다 . 이 는 , 도 10 에서 설명 되 는 배드 블록 관리 부 ( 900 ) 에서 , 서로 다른 채널 ( CH 1 , CH 2 ) 및 서로 다른 경로 ( WAY 1 , WAY 2 , WAY 3 , WAY 4 ) 에 연결 된 제 1 메모리 장치 들 ( NAND 1 < 1 : 4 >) 과 제 2 메모리 장치 들 ( NAND 2 < 1 : 4 >) 과 제 3 메모리 장치 들 ( NAND 3 < 1 : 4 >) 및 제 4 메모리 장치 들 ( NAND 4 < 1 : 4 >) 각각 에 포함 된 배드 메모리 블록 들 을 통합 하 여 관리 하 는 구성 과 유사 한 것 을 알 수 있 다 .