또한 , 본 발명 의 실시 예 에 따른 반도체 소자 의 제조 방법 은 , 비트 라인 콘 택 플러그 영역 을 갖 는 반도체 기판 에 게이트 들 을 형성 하 는 단계 ; 상기 게이트 들 이 형성 된 반도체 기판 상 에 상기 게이트 들 을 덮 도록 층간 절 연막 을 형성 하 는 단계 ; 상기 층간 절 연막 을 식각 하 여 상기 게이트 와 비트 라인 콘 택 플러그 영역 및 게이트 들 사 이 의 공간 을 노출 시키 는 콘 택 홀 을 형성 하 는 단계 ; 상기 콘 택 홀 을 매립 하 도록 폴리 실리콘 막 을 형성 하 는 단계 ; 및 상기 폴리 실리콘 막 을 식각 하 여 상기 비트 라인 콘 택 플러그 영역 및 게이트 들 사이 의 공간 에 적어도 상기 비트 라인 콘 택 플러그 영역 에서 상기 게이트 보다 높 은 높이 를 갖 는 랜딩 플러그 를 형성 하 는 단계 ; 를 포함 하 는 것 을 특징 으로 한다 .