본 발명 에 따른 반도체 메모리 장치 의 비트 라인 프리 차지 전압 생성 수단 의 다른 실시 예 로서 펄스 의 인 에 이 블 구간 을 기준 액티브 완료 시간 으로 , 뱅크 액티브 신호 가 지연 신호 로서 출력 되 기 까지 의 지연 시간 이 액티브 완료 시간 으로 하 여 기준 액티브 완료 시간 과 액티브 완료 시간 을 비교 하 고 그 비교 결과 를 제어 신호 로서 출력 할 수 도 있 다 .