본 발명 의 일 실시 예 에 따르 면 , 주변 회로 영역 ( 4000 b ) 에 형성 되 는 리세 스 구조 ( 440 ) 는 셀 영역 ( 4000 a ) 의 리세 스 게이트 형성 을 위한 리세 스 구조 와 동시 에 형성 할 수 있 으며 , 이때 주변 회로 영역 의 리세 스 구조 의 피치 크기 는 셀 영역 의 리세 스 패턴 피치 보다 크 거나 , 작 은 크기 를 가진다 . 또한 , 레저 부아 커패시터 의 표면적 을 제어 하 기 위하 여 활성 영역 내 에 형성 되 는 리세 스 구조 ( 423 ) 의 갯 수 를 조절 할 수 있 다 .