구체 적 으로 , 도 2 a 및 도 2 b 는 종래 에폭시 도포 방식 을 이용 한 칩 부착 공정 에서 의 문제 를 설명 하 기 위한 단면도 로서 , 여기 서 , 도 2 a 는 에폭시 ( 23 ) 가 반도체 칩 ( 21 ) 을 과하 게 덮 게 되 어 에폭시 의 뭉침 현상 이 일어나 어느 한쪽 끝 부분 의 에폭시 ( 23 ) 두께 가 다른 한쪽 끝 부분 의 에폭시 ( 23 ) 두께 보다 높 아 진 상태 를 도시 한 것 이 고 , 도 2 b 는 에폭시 ( 23 ) 가 반도체 칩 ( 21 ) 을 다 덮 지 못한 상태 를 도시 한 것 이 다 .