또한 , 본 발명 의 락킹 루프 회로 에서 는 , 도 12 에 도시 되 는 바 와 같이 , 이득 율 이 작 은 지연 스테이지 가 채용 된다 . 이 와 같이 , 이득 율 이 작 은 지연 스테이지 가 채용 됨 으로써 , 출력 클락 신호 ( OCLK ) 의 지터 ( jitter ) 가 작 게 되 고 , 상기 출력 클락 신호 ( OCLK ) 의 미시 적 락킹 도 용이 하 게 된다 .