따라서 , 제 1 코어 다이 ( 220 _ 0 ) 의 상부 칩 인식 부 ( 231 _ 1 ) 는 제 1 채널 ( CH 0 ) 에 대응 되 는 제 1 코어 다이 ( 220 _ 0 ) 의 칩 아이디 신호 ( SID 0 < 1 : 0 >)( 즉 , ' 00 ') 를 입력 받 아 로직 하이 레벨 로 활성 화 되 는 상부 칩 활성 화 신호 ( CH _ INF 0 ) 를 생성 한다 . 글로벌 다운 스캔 신호 ( DN _ SCAN ) 또는 글로벌 업 스캔 신호 ( UP _ SCAN ) 가 로직 하이 레벨 로 활성 화 되 면 , 제 1 코어 다이 ( 220 _ 0 ) 의 다운 스캔 부 및 업 스캔 부 는 관통 전극 ( TSV 01 ) 에 대한 다운 스캔 ( ①) 또는 업 스캔 ( ②) 을 수행 할 수 있 다 . 반면 , 나머지 제 2 내지 제 4 코어 다이 ( 220 _ 1 ~ 220 _ 3 ) 의 상부 칩 인식 부 ( 231 _ 2 ~ 231 _ 4 ) 는 로직 로우 레벨로 비활성 화 되 는 상부 칩 활성 화 신호 ( CH _ INF 1 ~ CH _ INF 3 ) 를 생성 하 고 , 이 에 따라 제 2 내지 제 4 코어 다이 ( 220 _ 1 ~ 220 _ 3 ) 의 다운 스캔 부 및 업 스캔 부 는 글로벌 다운 스캔 신호 ( DN _ SCAN ) 또는 글로벌 업 스캔 신호 ( UP _ SCAN ) 가 활성 화 되 더라도 동작 하 지 않 는다 .