본 실시 형태 에서 는 , 액정 표시 장치 에 사용 되 는 박막 트랜지스터 의 제작 공정 에 대하 여 , 도 9 내지 도 14 를 사용 하 여 설명 한다 . 도 9 내지 도 11 은 박 막트 랜지 스터 의 제작 공정 을 나타내 는 단면도 이 며 , 도 12 는 일 화소 에서 의 박막 트랜지스터 및 화소 전극 의 접속 영역 의 상면 도 이 다 . 또한 , 도 13 은 미결정 실리콘 막 의 성막 방법 을 나타내 는 타이밍 차트 이 다 . 또한 , 도 14 는 전극 또는 배선 을 형성 할 때 에 사용 하 는 에칭 장치 의 단면도 이 다 .