즉 제 3 낸드 게이트 ( 731 ) 는 지연 부 ( 710 ) 에서 지연 된 출력 신호 인 제 1 연산 신호 와 제 4 낸드 게이트 ( 732 ) 의 출력 신호 인 CLK _ SEL _ OUT 신호 를 입력 으로 하 며 , 제 4 낸드 게이트 ( 732 ) 는 논리 연산 부 ( 710 ) 의 출력 신호 인 제 2 연산 신호 와 제 3 낸드 게이트 ( 731 ) 의 출력 신호 를 입력 으로 하 여 래치 하 여 CLK _ SEL _ OUT 신호 를 출력 하 여 카운터 부 ( 740 ) 에 전달 한다 .