본 발명 의 다른 실시 예 에 따른 반도체 소자 의 형성 방법 은 기판 상 의 제어 게이트 도전 막 상 에 스트링 선택 가이드 패턴 , 접지 선택 가이드 패턴 , 및 상기 스트링 및 접지 선택 가이드 패턴 들 사이 에 배치 된 복수 의 셀 가이드 패턴 을 포함 하 는 제 1 가이드 패턴 들 을 나란히 형성 하 는 단계 ; 상기 기판 상 에 마스크 막 을 콘 포말 하 게 형성 하 는 단계 ; 상기 제 1 가이드 패턴 양측 의 빈 영역 들 내 에 각각 제 2 가이드 패턴 을 형성 하 는 단계 ; 상기 마스크 막 을 상기 제 1 가이드 패턴 이 노출 될 때 까지 평탄 화 시키 어 , 상기 제 1 및 제 2 가이드 패턴 들 사이 에 개재 된 벽부 및 상기 제 2 가이드 패턴 아래 에 위치 한 바닥 부를 포함 하 는 예비 마스크 패턴 을 형성 하 는 단계 ; 상기 스트링 선택 및 접지 선택 가이드 패턴 들 을 제거 하 여 각각 제 1 및 제 2 갭 영역 들 을 형성 하 는 단계 ; 상기 제 1 및 제 2 갭 영역 들 을 각각 채우 는 제 1 및 제 2 충전 마스크 패턴 을 형성 하 는 단계 ; 상기 제 1 및 제 2 가이드 패턴 들 을 제거 하 는 단계 ; 상기 제 2 가이드 패턴 이 제거 되 어 노출 된 상기 바닥 부를 이방성 식각 으로 제거 하 여 마스크 패턴 들 을 형성 하 는 단계 를 포함 할 수 있 다 . 상기 마스크 막 과 상기 제 1 및 제 2 충전 마스크 패턴 들 은 상기 제 1 및 제 2 가이드 패턴 들 에 대하 여 식각 선택 비 를 갖 는 물질 로 형성 된다 .