상기 제 2 퓨즈 제어 신호 생 성부 ( 420 ) 는 제 3 및 제 4 NMOS 트랜지스터 ( NM 3 : NM 4 ) , 제 8 인버터 ( IV 8 ) , 및 제 2 퓨즈 ( F 1 ) 를 구비 한다 . 상기 제 3 NMOS 트 랜지 스터 ( NM 3 ) 의 게이트 는 리셋 신호 ( RST ) 를 입력 받 고 , 드레 인 은 상기 제 3 노드 ( N 3 ) 와 연결 되 며 , 소오 스 는 접지 전압 ( VSS ) 단과 연결 된다 . 상기 제 4 NMOS 트랜지스터 ( NM 4 ) 의 게이트 는 상기 제 2 퓨즈 제어 신호 생 성부 ( 420 ) 의 출력 단 ( Fuse < 1 >) 과 연결 되 고 , 드레 인 은 상기 제 4 노드 ( N 4 ) 와 연결 되 며 , 소오 스 는 접지 전압 ( VSS ) 단과 연결 된다 . 상기 제 8 인버터 ( IV 8 ) 는 제 4 노드 ( N 4 ) 와 상기 제 2 퓨즈 제어 신호 생 성부 ( 420 ) 의 출력 단 ( Fuse < 1 >) 사이 에 연결 되 고 , 상기 제 2 퓨즈 ( F 1 ) 는 전원 전압 ( VDD ) 단과 NMOS 트랜지스터 ( NM 4 ) 사이 에 연결 된다 . 상기 제 3 노드 ( N 3 ) 와 상기 제 4 노드 ( N 4 ) 는 서로 직접 연결 되 어 있 다 .