추가 피 처리 S - D 웨이퍼 는 제 1 미 검증 S - D 프로시저 가 그 웨이퍼 상 에서 수행 될 경우 에 작성 될 수 있 고 , 제 1 S - D 평가 요소 ( 137 , 152 ) 를 이용 할 수 있 다면 , 추가 피 처리 S - D 웨이퍼 는 검사 서브시스템 ( 135 ) 과 평가 서브시스템 ( 150 ) 에 연결 되 는 하나 이상 의 S - D 이송 서브시스템 ( 101 , 102 ) 을 이용 하 여 , 검사 서브시스템 ( 135 ) 내 의 제 1 S - D 평가 요소 ( 137 ) 또는 평가 서브시스템 ( 150 ) 내 의 제 1 S - D 평가 요소 ( 152 ) 에 이송 될 수 있 고 , 제 1 S - D 평가 요소 를 이용 할 수 없 다면 , 추가 피 처리 S - D 웨이퍼 는 하나 이상 의 S - D 이송 서브시스템 ( 101 , 102 ) 을 이용 하 여 , 제 3 시간 동안 지연 될 수 있 다 . 또한 , 하나 이상 의 S - D 이송 서브시스템 ( 101 , 102 ) 은 그 S - D 이송 서브시스템 ( 101 , 102 ) 내 의 이송 요소 ( 104 ) 를 이용 하 여 제 3 시간 동안 추가 피 처리 S - D 웨이퍼 를 지연 시키 도록 구성 될 수 있 고 , 이송 요소 ( 104 ) 는 2 개 이상 의 웨이퍼 를 지지 할 수 있 다 . 제 3 시간 후 에 , 제 1 피 처리 S - D 웨이퍼 는 검사 서브시스템 ( 135 ) 및 / 또는 평가 서브시스템 ( 150 ) 에서 평가 될 수 있 다 .