상술 한 실시 예 1 및 비 교예 1 에 있 어서 , 상기 한 유기 EL 패널 ( P ) 및 전자 부품 ( W ) 의 이동 , 각 얼라인먼트 마크 의 인식 및 상대 위치 어긋남 의 기록 을 , 상기 한 반복 시간 ( 4 . 8 시간 ) 동안 연속 해서 실시 했 다 . 실시 예 1 의 측정 결과 를 표 1 및 도 9 에 나타낸다 . 비 교예 1 의 측정 결과 를 표 2 및 도 10 에 나타낸다 . 이 들 표 및 도면 에 도시 하 는 결과 , 반복 시간 동안 에 취득 한 데이터 ( 약 1800 회 ) 에 있 어서 , 1 번 째 부터 10 번 째 의 데이터 의 평균치 ( 1 ) 와 그 로부터 100 회 마다 10 회 분 의 데이터 의 평균치 ( ( 2 ) ∼( 18 ) ) 를 , 각각 「 상대 위치 어긋남 인식 결과 」 로서 표 1 및 표 2 에 나타낸다 . 표 1 및 표 2 에 있 어서 의 「 ( 1 ) 의 측정 결과 와 의 차 」 는 , 100 회 마다 의 데이터 의 평균치 ( ( 2 ) ∼( 18 ) ) 에서 1 번 째 의 데이터 ( 1 ) 를 뺀 값 이 다 . 도 9 및 도 10 은 「 ( 1 ) 의 측정 결과 와 의 차 」 의 변동 을 나타내 고 있 다 . 표 1 및 도 9 와 표 2 및 도 10 의 비교 로부터 분명 한 것 과 같이 , 「 온도 드리프트 보정 」 을 행함 으로써 , 실장 정밀도 의 변동 을 대폭 억제 할 수 있 다 . 따라서 , 가요 성 을 갖 는 표시 용 패널 에 대한 가요 성 을 갖 는 전자 부품 의 실장 정밀도 를 장기간 에 걸쳐 유지 할 수 있 다는 것 을 알 수 있 다 .