한편 , 커패시터 ( C 2 ) 는 일 전극 ( 70 ) 의 도전 층 을 형성 하 고 난 뒤 절연 층 ( 80 ) 을 적층 한다 . 그리고 그 위 에 타 전극 ( 90 ) 으로써 도전 층 을 형성 한다 . 상기 타 전극 ( 90 ) 에 는 고정 전압 이 인가 된다 . 따라서 , 정전기 전류 에 의해 정전기 방지 트랜지스터 ( T 2 ) 의 게이트 절연 층 ( 20 ) 이 쇼트 되 는 경우 반도체 층 ( SCL ) 의 불순물 도핑 영역 ( 11 , 12 ) 인 소스 전극 과 드레 인 전극 이 연결 된 커패시터 ( C 2 ) 의 일 전극 ( 70 ) 에 정전기 전류 가 모임 으로써 정전기 가 표시 패널 의 기타 회로 소자 에 유입 되 지 않 게 된다 .