도 7 에 나타낸 회로 는 기입 워드 선 구동 회로 ( 80 a , 80 b ) 가 기입 워드 선 ( WWL 1 , WWL 2 ) 의 양단 에 형성 되 기 때문 에 , 메모리 셀 면적 이 증가 되 는 것 같이 도 보인다 . 그러나 , 실제로 는 도 8 에 나타낸 바 와 같이 , 복수 의 메모리 셀 블록 ( 88 ) 이 인접 하 여 형성 되 고 , 각 메모리 셀 블록 ( 88 ) 에 는 각각 기입 워드 선 구동 회로 ( 80 ) 가 설치 된다 . 따라서 , 메모리 셀 블록 ( 88 ) 사이 에 설치 된 기입 워드 선 전류 구동 회로 ( 80 ) 를 쌍방 의 메모리 셀 블록 ( 88 ) 의 기입 워드 선 에 전류 를 공급 하 는 전류 발생 회로 로서 사용 함 으로써 , 메모리 셀 면적 을 증가 시키 지 않 고 도 7 에 나타낸 회로 를 실현 할 수 있 다 .