먼저 , 단일 지연 셀 ( 510 ) 이 도 5 A 에 도시 된다 . 이 경우 , 내부 지연 은 2 개 의 저속 인버터 ( 511 , 512 ) 에 의해 설정 될 수 있 다 . 입력 이 하이 ( high ) 에서 로우 ( low ) 로 변할 때 , 출력 ( OUT ) 은 미리 설정 된 지연 시간 인 Td 의 지연 후 에 로우 로 변하 며 , 상기 미리 설정 된 지연 시간 은 특정 한 회로 의 구현 및 클럭 주파수 체배 기 의 적용 상태 에 따라 선택 될 수 있 다 . 오른쪽 에 도시 된 것 은 MOS 트랜지스터 를 사용 하 는 단일 지연 셀 을 구현 한 회로도 이 다 . 도 5 A 에서 보 는 바 와 같이 , 단일 지연 셀 ( 510 ) 은 로우 에서 하이로 의 천 이 시간 ( Tdlh ) 보다 하이 에서 로우 로 의 천 이 시간 ( Tdhl ) 이 느리 다 .