예컨대 CMOS 디바이스 들 의 제조 동안 에 , 실리콘 웨이퍼 의 표면 상 에 다수 의 도전 및 유전체 층 들 이 있 을 수 도 있 다 . 몇몇 경우 들 에서 , 웨이퍼 상 에 존재 하 는 기존 의 다수 의 도전 및 유전체 층 들 의 일부 또는 전부 를 통해 에칭 하 는 것 이 유리 할 수 도 있 다 . 예컨대 , 후속 하 는 프로세싱 단계 에서 실리콘 기판 내 의 피쳐 의 형성 을 허용 하 기 위해 , 그러 한 도전 및 유전체 층 들 은 에칭 될 수 도 있 다 . 각각 의 별개 의 도전 또는 유전체 층 을 에칭 하 기 위한 개별 적 인 전용 에칭 챔버 들 의 사용 은 , 웨이퍼 가 다수 의 에칭 챔버 들 에서 다수 의 프로세싱 단계 들 을 경험 하 게 할 수 도 있 고 , 이 는 상당 한 부가 적 인 비용 및 프로세싱 복잡도 를 결과 로 발생 시킬 수 도 있 다 . 따라서 , 실리콘 웨이퍼 상 에 있 을 수 도 있 는 모든 유전체 및 도체 층 들 을 단일 챔버 에서 에칭 하 고 , 전 - 처리 들 , 후 - 처리 들 과 같 은 부가 적 인 프로세스 들 및 실리콘 기판 에 피 쳐 들 을 에칭 하 기 위해 그 동일 한 챔버 를 사용 하 는 것 이 유리 할 수 도 있 다 .