제 2 상호 컨덕턴스 보상 회로 ( 8 ) 의 일단 은 드레 인 측 전압 원 AVD 에 접속 되 어 있 다 . 제 2 상호 컨덕턴스 보상 회로 ( 8 ) 는 상호 컨덕턴스 를 일정 하 게 제어 하 기 위한 전류 를 발생 시키 는 회로 이 다 . 제 2 상호 컨덕턴스 보상 회로 ( 8 ) 의 타단 은 제 5 MOS 트랜지스터 ( 5 ) 의 드레 인 에 접속 되 어 있 다 . 제 5 MOS 트랜지스터 ( 5 ) 의 소스 는 제 6 MOS 트랜지스터 ( 6 ) 의 드레 인 에 접속 되 어 있 다 . 제 6 MOS 트랜지스터 ( 6 ) 의 소스 는 그 라운드 AVS 와 접속 되 어 있 다 . 제 6 MOS 트랜지스터 ( 6 ) 의 게이트 는 제 1 MOS 트랜지스터 ( 1 ) 의 게이트 와 제 4 MOS 트랜지스터 의 게이트 에 접속 되 어 있 다 . 제 5 MOS 트랜지스터 ( 5 ) 의 게이트 는 제 5 MOS 트랜지스터 ( 5 ) 의 드레 인과 접속 되 어 있 다 . 또한 , 제 5 MOS 트랜지스터 ( 5 ) 의 게이트 는 , 저항 ( 17 , 18 ) 을 통해 , 제 2 및 제 3 MOS 트랜지스터 ( 2 및 3 ) 의 게이트 에 각각 접속 한다 .