도 9 , 도 10 a 및 도 10 b , 도 11 은 각각 도 8 a 및 도 8 b 에 도시 된 캐시 메모리 C 0 , 캐시 메모리 C 1 및 페이지 버퍼 / 센싱 회로 ( 글로벌 비트 라인 ) 사이 의 연결 관계 를 도시 한다 . 도면 에서 , Y 1 _ PB _ SA × 8 < 0 > 및 Y 1 _ PB _ SA × 8 < 1 > 은 8 개 의 페이지 버퍼 / 센싱 회로 의 레이아웃 을 나타낸다 . YAEb <*> 신호 , YAOb <*> 신호 및 YBC <*> 신호 는 행 선택 회로 ( 180 ) 에 의해 열 어드레스 를 디 코딩 함 으로써 생성 된 선택 신호 ( selection signal ) 이 다 . 도 10 a 는 열 어드레스 ( CA ) 의 디 코딩 테이블 을 도시 한다 .