도 4 및 도 5 는 본 개시 의 일 예 에 따른 메모리 장치 ( 10 ) 의 읽 기 동작 을 설명 하 기 위해 나타내 보인 도면 들 이 다 . 구체 적 으로 도 4 는 읽 기 동작 시 의 데이터 분리 / 병 합부 ( 330 ) 의 동작 을 설명 하 기 위해 나타내 보인 도면 이 고 , 도 5 는 읽 기 동작 시 의 에러 정정부 ( 310 ) 의 동작 을 설명 하 기 위해 나타내 보인 도면 이 다 . 먼저 도 4 를 참조 하 면 , 읽 기 명령 및 어 드레스 정보 가 입력 되 면 , 컨트롤러 ( 300 ) 는 제 1 메모리 ( 100 ) 에 저장 되 어 있 는 오리지널 데이터 를 읽 어 데이터 분리 / 병 합부 ( 330 ) 의 데이터 병 합부 ( 332 ) 에 입력 시킨다 . 또한 컨트롤러 ( 300 ) 는 제 2 메모리 ( 200 ) 에 저장 되 어 있 는 패리티 비트 를 읽 어 데이터 병 합부 ( 332 ) 에 입력 시킨다 . 이 과정 에서 컨트롤러 ( 300 ) 내 의 어드레스 맵 에 업데이트 되 어 있 는 오리지널 데이터 의 저장 어드레스 및 이 에 연동 되 는 패리티 비트 의 저장 어드레스 를 사용 하 여 쓰 기 과정 에서 하나 의 코드 워드 를 구성 하 던 오리지널 데이터 및 패리티 비트 를 정확 하 게 읽 어 들인다 . 데이터 병 합부 ( 332 ) 는 , 분리 되 어 입력 되 는 k 비트 의 오리지널 데이터 와 ( n - k ) 비트 의 패리티 비트 를 병합 하 여 n 비트 의 코드 워드 ( codeword ) 를 출력 시킨다 . 데이터 병 합부 ( 332 ) 로부터 출력 되 는 코드 워드 에 는 , 오리지널 데이터 및 패리티 비트 가 모두 포함 된다 .