절연성 재료 ( 32 ) 는 재료 ( 30 ) 의 외측 전도성 층 을 둘러싸 는 절연 라이너 ( insulative liner ) 를 형성 한다 . 절연성 재료 ( 32 ) 는 고 - k 재료 ( 예 를 들 어 , 알루미늄 산화물 , 하프늄 산화물 , 지르코늄 산화물 , 탄탈 산화물 등 중 하나 이상 ) 를 포함 할 수 있 다 ; 여기 서 , " 용어 "" 고 - k "" 는 실리콘 이 산화물 의 유전 상수 보다 큰 유전 상수 를 의미 한다 . 절연성 재료 ( 32 ) 는 단일 균질 재료 로 도시 되 어 있 지만 ", 다른 실시 예 에서 는 절연성 재료 가 둘 이상 의 이산 조성물 을 포함 할 수 있 다 . 예 를 들 어 , 일부 실시 예 에서 , 절연성 재료 ( 32 ) 는 실리콘 이 산화물 과 하나 이상 의 고 - k 재료 의 라미 네이트 를 포함 할 수 있 다 . 일부 실시 예 에서 , 절연성 재료 ( 32 ) 는 전하 - 차단 ( charge - blocking ) 재료 로 지칭 될 수 있 다 . 일부 실시 예 들 에서 , 전도성 레벨 들 ( 20 ) 은 NAND 메모리 어레이 의 워드 라인 레벨 들 로 간주 될 수 있 다 . 워드 라인 레벨 들 ( 20 ) 의 종단 단부 들 ( 34 ) 은 NAND 메모리 셀 들 ( 36 ) 의 제어 게이트 영역 ( 35 ) 으로 기능 할 수 있 으며 , 메모리 셀 들 ( 36 ) 의 근접 ( approximate ) 위치 들 은 도 1 에서 괄호 로 표시 된다 .