본 발명 에서 반도체 장치 는 플 래쉬 메모리 이 고 , 하부 구조 는 셀 영역 에 형성 되 는 플로팅 게이트 와 콘트롤 게이트 의 스택 형 ( stack type ) 게이트 전극 과 페리 영역 에 형성 되 며 콘트롤 게이트 로 이루어지 는 단순 게이트 전극 , 평탄 화 막 은 게이트 전극 위 로 형성 되 는 메탈 ( 배선 ) 전 층간 절 연막 ( PMD ) 막 일 수 있 다 .