반도체 기판 ( 201 ) 의 활성 영역 ( A ) 상 에 는 활성 영역 ( A ) 을 가로지르 는 두 개 의 게이트 패턴 즉 , 제 1 및 제 2 게이트 패턴 ( 20 , 21 ) 이 적층 된 구조 로 형성 된다 . 이때 , 제 2 게이트 패턴 ( 21 ) 은 제 1 게이트 패턴 ( 20 ) 의 양측 벽 및 상부 면 을 감싸 도록 제 1 게이트 패턴 ( 20 ) 상 에서 제 1 게이트 패턴 ( 20 ) 보다 더 큰 폭 을 갖 도록 형성 된다 .