상기 와 같 은 본 발명 에 따르 면 , 반도체 기판 을 식각 하 여 게이트 리세 스 를 형성 한 후 수소 및 염소 또는 실리콘 을 포함 하 는 혼합 가스 분위기 하 에서 500 내지 800 ℃ 로 열처리 시켜 게이트 리 세스 의 측면 이 수직 한 측벽 프로 파일 을 갖 도록 형성 한다 . 그러므로 , 저온 에서 비교 적 짧 은 시간 동안 열처리 공정 에 의해 상기 게이트 리세 스 및 소자 분리 트렌치 사이 에 실리콘 펜스 가 형성 되 는 것 을 최소 화 시킬 수 있 다 . 따라서 , 상기 실리콘 펜스 에 기생 채널 이 형성 되 어 발생 하 는 채널 누설 현상 을 억제 할 수 있 다 .