복수 의 핀 형 활성 영역 ( FA ) 상 에서 복수 의 게이트 라인 ( GL ) 각각 의 양측 에 는 복수 의 소스 / 드레 인 영역 ( 120 ) 이 형성 될 수 있 다 . 복수 의 소스 / 드레 인 영역 ( 120 ) 은 핀 형 활성 영역 ( FA ) 에 형성 된 복수 의 리세 스 영역 ( R 1 ) 으로부터 에피 택 셜 성장 된 반도체 에피 택 셜 층 을 포함 할 수 있 다 . 복수 의 소스 / 드레 인 영역 ( 120 ) 은 에피 택 셜 성장 된 Si 층 , 에피 택 셜 성장 된 SiC 층 , 또는 에피 택 셜 성장 된 복수 의 SiGe 층 을 포함 할 수 있 다 . 복수 의 핀 형 활성 영역 ( FA ) 상 에 형성 되 는 트랜지스터 가 NMOS 트랜지스터 인 경우 , 복수 의 소스 / 드레 인 영역 ( 120 ) 은 에피 택 셜 성장 된 Si 층 또는 에피 택 셜 성장 된 SiC 층 으로 이루어질 수 있 으며 , N 형 불순물 을 포함 할 수 있 다 . 복수 의 핀 형 활성 영역 ( FA ) 상 에 형성 되 는 트랜지스터 가 PMOS 트랜지스터 인 경우 , 복수 의 소스 / 드레 인 영역 ( 120 ) 은 에피 택 셜 성장 된 SiGe 층 으로 이루어질 수 있 으며 , P 형 불순물 을 포함 할 수 있 다 . 복수 의 소스 / 드레 인 영역 ( 120 ) 중 일부 영역 은 제 1 절 연막 ( 170 ) 으로 덮일 수 있 다 .