도 3 에 도시 하 는 반도체 장치 는 , m 개 ( m 은 2 이상 의 정수 ) 의 기록 워드 선 OSG 와 , m 개 의 기록 및 판독 워드 선 C 와 , n 개 ( n 은 2 이상 의 정수 ) 의 비트 선 BL 과 , 소스 선 SL 과 , 메모리 셀 ( 170 ) 이 세로 m 개 ( 행 ) × 가로 n 개 ( 열 ) 의 매트릭스 상태 로 배치 된 메모리 셀 어레이 와 , 승압 회로 ( 180 ) 와 , 어 드레스 디코더 를 포함 하 는 제 1 구동 회로 ( 182 ) 와 , 로우 드라이버 를 포함 하 는 제 2 구동 회로 ( 192 ) 와 , 페이지 버퍼 를 포함 하 는 제 3 구동 회로 ( 190 ) 와 , 컨트롤러 를 포함 하 는 제 4 구동 회로 ( 184 ) 와 , 입출력 제어 회로 를 포함 하 는 제 5 구동 회로 ( 186 ) 와 , 소스 선 스위칭 회로 ( 194 ) 를 갖 는다 . 또한 , 구동 회로 의 개수 는 도 3 에 한정 되 지 않 고 , 각 기능 을 갖 는 구동 회로 를 조합 하 여 사용 하 여도 좋 고 , 또는 각 구동 회로 에 포함 되 는 기능 을 분할 하 여 사용 하 여도 좋 다 .