제 2 로직 경로 는 메모리 저장 시스템 ( 100 ) 의 입력 신호 D 1 로 부터 칩 ( 200 - 1 ) 의 D 1 과 연관 된 입력 패드 까지 의 일련 의 구성 접속 을 포함 한다 . 제 2 로직 경로 는 , 칩 ( 200 - 1 ) 의 패드 D 1 로 부터 칩 ( 200 - 1 ) 의 출력 패드 Q 1 까지 의 회로 경로 ; 칩 ( 200 - 1 ) 의 출력 Q 1 을 칩 ( 200 - 2 ) 의 입력 D 1 로 접속 시키 는 물리 적 링크 ; 칩 ( 200 - 2 ) 의 패드 D 1 로 부터 칩 ( 200 - 2 ) 의 출력 패드 Q 1 까지 의 회로 경로 ; 칩 ( 200 - 2 ) 의 출력 Q 1 을 칩 ( 200 - 2 ) 의 입력 D 1 로 접속 시키 는 물리 적 링크 ; 칩 ( 200 - 3 ) 의 패드 D 1 로 부터 칩 ( 200 - 3 ) 의 출력 패드 Q 1 까지 의 회로 경로 ; 칩 ( 200 - 3 ) 의 출력 Q 1 을 칩 ( 200 - 4 ) 의 입력 D 2 로 접속 시키 는 물리 적 링크 ; 칩 ( 200 - 4 ) 의 패드 D 1 로 부터 칩 ( 200 - 4 ) 의 출력 패드 Q 1 까지 의 회로 경로 등 을 통해 확장 을 계속 한다 . 유사 한 방식 으로 , 메모리 저장 시스템 ( 100 ) 은 신호 D 0 . .. D 7 , CSI 및 DSI 각각 에 대한 로직 경로 를 포함 한다 .