도 3 을 참조 하 면 , 시스템 ( 300 ) 의 특정 한 예시 적 인 실시 형태 는 제 1 저항 메모리 엘리먼트 ( 310 ) 및 제 2 저항 메모리 엘리먼트 ( 314 ) 를 갖 는 비트 셀 ( 302 ) 을 포함 하 고 또 한 비트 셀 ( 302 ) 에 프로그래밍 전압 을 제공 하 도록 구성 된 비가역 상태 프로그래밍 회로 ( 304 ) 를 포함 한다 .