도 11 을 참조 하 여 , 이 실시 예 에서 는 , 복수 의 전자 퓨즈 세트 ( 120 [ 1 ] ~ 120 [ m ] ) 가 동시 에 용단 동작 을 실시 할 때 , 용단 된 전자 퓨즈 를 가지 는 전자 퓨즈 세트 ( 120 [ m ] ) 에 대하 여 용단 동작 을 디스 에이블 하 고 , 용단 된 전자 퓨즈 를 가지 지 않 는 전자 퓨즈 세트 ( 120 [ m ] ) 에 대하 여 용단 동작 을 디스 에이블 로 하 지 않 는다 . 예 를 들 면 , 도 11 의 왼쪽 도면 을 참조 하 고 , 전자 퓨즈 세트 ( 120 [ 1 ] ) 와 전자 퓨즈 세트 ( 120 [ 2 ] ) 가 동시 에 용단 되 는 경우 , 양방 ( 兩 方 ) 의 전자 퓨즈 세트 가 어느 쪽 도 용단 된 전자 퓨즈 를 가지 지 않 을 때 , 2 개 의 전자 퓨즈 가 동시 에 용단 된다 . 구체 적 으로 는 , 시간 ( T 1 ) 에서 , 클록 신호 ( CLK [ 1 ] ) 및 클록 신호 ( CLK [ 2 ] ) 가 양쪽 모두 인 에 이 블 이 되 어 , 퓨즈 전압 ( VP [ 1 ] [ 1 ] ) 및 퓨즈 전압 ( VP [ 2 ] [ 1 ] ) 의 양쪽 모두 가 전원 전압 ( VPP ) 으로 승압 된다 . 한편 , 도 11 의 오른쪽 도면 을 참조 하 고 , 전자 퓨즈 세트 ( 120 [ 1 ] ) 가 용단 된 전자 퓨즈 를 가지 고 전자 퓨즈 세트 ( 120 [ 2 ] ) 가 용단 된 전자 퓨즈 를 가지 지 않 을 때 , 전자 퓨즈 세트 ( 120 [ 1 ] ) 의 전자 퓨즈 의 용단 동작 을 디스 에이블 로 하 여 전자 퓨즈 세트 ( 120 [ 2 ] ) 의 용단 동작 만을 인 에 이 블 로 한다 . 구체 적 으로 는 , 시점 ( T 1 ) 에서 , 클록 신호 ( CLK [ 1 ] ) 가 디스 에이블 이 되 어 클록 신호 ( CLK [ 2 ] ) 가 인 에 이 블 이 되 고 , 퓨즈 전압 ( VP [ 1 ] [ 1 ] ) 이 로우 논리 레벨 로 유지 되 고 , 퓨즈 전압 ( VP [ 2 ] [ 1 ] ) 이 전원 전압 ( VPP ) 까지 승압 된다 . 따라서 , 본 실시 예 에서 는 , 동시 에 2 개 의 전자 퓨즈 세트 에 대하 여 용단 동작 을 실시 하 는 것 에 따른 신뢰 성 저하 의 문제 를 해결 할 수 있 다 .