본 발명 은 제 1 주 표면 ( 11 ) 과 제 2 주 표면 ( 12 ) 사이 에서 기판 ( 10 ) 을 통해 완전히 연장 되 는 수직 비아 ( 13 ) 뿐 만 아니 라 제 1 기판 측 ( 1 ) 상 에 위치 된 제 1 주 표면 ( 11 ) 및 반대쪽 의 제 2 기판 측 ( 2 ) 상 에 위치 된 제 2 주 표면 ( 12 ) 을 갖 는 기판 ( 10 ) 을 포함 하 는 반도체 구조 ( 100 ) 에 관한 것 이 다 . 제 1 기판 측 ( 1 ) 상 에 , 비아 ( 13 ) 에 전기 적 으로 ( galvanically ) 연결 되 는 금속화 층 ( 31 ) 이 비아 ( 13 ) 의 영역 에 배열 된다 . 금속화 층 ( 31 ) 에 전기 적 으로 ( galvanically ) 연결 된 화합물 반도체 층 ( 21 ) 이 금속화 층 ( 31 ) 상 에 배열 된다 . 또한 , 본 발명 은 이러 한 반도체 소자 구조 ( 100 ) 를 제조 하 는 방법 에 관한 것 이 다 .