본 발명 은 반도체 메모리 장치 의 동작 시 에 전원 이 안정 적 으로 공급 되 는 반도체 메모리 장치 와 그 의 유닛 셀 을 개시 하 며 , 이 는 다수 의 유닛 셀 들 이 집합 된 다수 의 주변 회로 부 ; 및 주변 회로 부 사이 에 형성 되 는 다수 의 캐 패시 터부 ; 를 포함 하 여 주변 회로 가 구성 되 고 , 다수 의 유닛 셀 들 에 내부 에 포함 된 트랜지스터 들 의 사이즈 의 차이 가 발생 하 여 형성 되 는 여유 공간 에 리저브 캐 패 시터 가 형성 된 유닛 셀 을 포함 하 는 것 을 특징 으로 한다 .