FETトランジスタを使用する回路の基本的な構成は何ですか
FETトランジスタ（フィールドエフェクトトランジスタ）を使用する回路の基本的な構成は、「共通のソース」構成です。この構成では、FETトランジスタを使用して、そのゲート端子（GATE）に適用される電圧信号を増幅し、増幅された信号は排水端子（ドレイン）を介して回路出力から取得されます。入力信号は、ゲートとFETソース（ソース）の間に適用されます。

基本的な共通のソース構成を下の図に示します。

          +vdd +vdd
            ||
            R r
            ||
  in ---/\/\/\ ----- | <| -----/\/\/\ ---- OUT OUT
                      ||
                      ||
                     --- |
                     ----- RL
                      ||
                     GND GND


どこ：

入力信号です。
rはゲートの偏光抵抗です。
GはFETトランジスタゲートです。
出力信号です。
RLは、回路出力に接続された負荷です。
VDDは正の電源です（通常は +5Vまたは +12V）。
GNDは地球の参照です。
この構成では、入力信号は偏光抵抗rを介してFETゲートに適用されます。ゲートの偏光は、FETの動作点を確立し、そのコンダクタンスを制御します。増幅された信号は、FET排水端子の回路の出力に現れ、RL負荷に結合することができます。