CPU 캐시 - 위키백과, 우리 모두의 백과사전 CPU 캐시 위키백과, 우리 모두의 백과사전. 둘러보기로 가기 검색하러 가기 동적 CPU 메모리 캐시 그림 CPU 캐시 ( CPU cache [ 1 ] ) 는 CPU 구조에 메모리로 사용하도록 구성되었다. CPU 캐시는 메인 메모리에서 가장 자주 사용되는 위치의 데이터를 갖고 있는 크기는 작지만 빠른 메모리이다. 대부분의 메모리 접근은 특정한 위치의 근방에서 자주 일어나는 경향이 있기 때문에, 데이터를 크기는 작지만 속도가 빠른 캐시메모리에 복사해 두면 평균 메모리 접근 시간을 아낄 수 있다. 프로세서가 메인 메모리를 읽거나 쓰고자 할 때는, 먼저 그 주소에 해당하는 데이터가 캐시에 존재하는지를 살핀다. 만약 그 주소의 데이터가 캐시에 있으면 데이터를 캐시에서 직접 읽고, 그렇지 않으면 메인 메모리에 직접 접근한다. 이때
가 캐시에 존재하는지를 살핀다. 만약 그 주소의 데이터가 캐시에 있으면 데이터를 캐시에서 직접 읽고, 그렇지 않으면 메인 메모리에 직접 접근한다. 이때 대부분의 프로세서는 메인 메모리에 직접 접근해서 전송된 데이터를 캐시에 복사해 넣음으로써 다음번에 같은 주소에 프로세서가 접근할 때 캐시에서 직접 읽고 쓸 수 있도록 한다. 목차 1 현대의 프로세서 캐시 계급 1. 1 특별한 캐시 1. 1. 1 빅팀 캐시 1. 1. 2 트레이스 캐시 1. 2 다중 수준의 캐시 1. 2. 1 외부 캐시와 내부 캐시 2 같이 보기 3 각주 4 외부 링크 현대의 프로세서 캐시 계급 [ 편집 ] 현대의 프로세서는 칩 위에 서로 작용하는 다양한 캐시를 담고 있다. 특별한 캐시 [ 편집 ] 파이프라인 CPU는 파이프라인 안의 여러 포인트로부터 메모리를 접근한다. : 명령어 페치, 가상
버퍼 쓰기 버퍼 코프로세서 전자 개폐기 전자 회로 집적 회로 3차원 집적 회로 불리언 회로 디지털 회로 아날로그 회로 혼합 신호 집적 회로 전원 관리 집적 회로 [UNK] 회로 논리 회로 조합 논리 순차 논리 이미터 결합 논리 ( ECL ) 트랜지스터 - 트랜지스터 논리 ( TTL ) 글루 로직 [UNK] 게이트 게이트 배열 계수기 버스 반도체 소자 클럭 속도 CPU 배수 비전 칩 멤리스터 전원 관리 APM ACPI 동적 주파수 스케일링 동적 전압 스케일링 클럭 게이팅 하드웨어보안 NX 비트 인텔 MPX 인텔 시큐어 키 하드웨어 제한 ( 펌웨어 ) Software Guard Extensions ( 인텔 SGX ) Trusted Execution Technology 신뢰 플랫폼 모듈 ( TPM ) 안전한 암호 보조 처리기 하드웨어 보안 모듈 헝즈칩 관련 항목 범용 CPU의 역사 원본 주소 " " 분류 : 중앙 처리 장치컴퓨터 메모리캐시 둘러보기 메뉴 개인 도구 로그인하지
it rate ) 를 어떻게 조절해야 하느냐이다. 커다란 캐시는 히트 레이트는 높지만 레이턴시가 길다. 수많은 컴퓨터는 여러 수준의 캐시를 사용하고 있으며 작고 빠른 캐시와 크고 느린 캐시를 가지고 있다. 여러 수준의 캐시는 일반적으로 가장 작은 1차 캐시를 먼저 검사하면서 운영을 하는 것이 보통이다. 이때 캐시를 사용하면 프로세서는 최고 속도로 진행한다. 캐시 문제가 적으면 외부 메모리 검사 전에 L2 캐시를 검사하게 된다. 메인 메모리와 가장 빠른 캐시 사이의 레이턴시 차이가 클수록 일부 프로세서는 세 가지 수준의 칩 위의 캐시들을 최대한 이용하기 시작한다. 이를테면 2003년에 아이테니엄 2가 6 MiB 비공유 3차 ( L3 ) 캐시를 칩 위에 장착하기 시작했다. IBM 파워 4 시리즈는 256 MiB L3 캐시를 칩 위에 장착하기
한 캐시는 CPU의 별도 칩에 추가되어 있으며 2004년 기준으로 2 ~ 256 메가바이트의 크기가 존재했다. 칩 외부에 3차 캐시가 존재할 때의 이점은 응용 프로그램의 접근 패턴에 따라 달라진다. 고급형 x86 워크스테이션과 서버는 3차 캐시를 마이크로프로세서 다이에 옵션으로 사용할 수 있으며 속도를 높이고 비용을 상당히 낮출 수 있다. 이를테면 인텔의 제온 MP 제품의 코드 이름 Tulsa는 16 MiB 용량의 3차 캐시를 다이에 놓고 있으며 두 개의 프로세서 코어가 이를 공유한다. 같이 보기 [ 편집 ] 캐시 각주 [ 편집 ] ↑ Gabriel Torres ( 2007년 9월 12일 ). " How The Cache Memory Works ". 외부 링크 [ 편집 ] 메모리 파트 2 : CPU 캐시 vdehCPU 기술구조 튜링 기계 포스트 튜링 기계
instruction cache memory organized around trace segments independent of virtual address line " 라는 설명으로 1994년 3월 30일에 공표하였지만 1992년에 이에 대한 응용 분야가 계속되면서 버려지게 되었다. 트레이스 캐시는 디코딩 된 뒤나 빠져나온 뒤의 명령어를 저장한다. 일반적으로 명령어들은 개별 기본 블록이나 동적 명령어 트레이스를 대표하는 그룹에서 트레이스 캐시들에 추가된다. 기본 블록은 분기가 있는 비분기 명령어들의 한 그룹으로 구성되어 있다. 동적 트레이스 ( 트레이스 패스 ) 는 결과가 실제로 사용된 명령어들만 포함하고 있으며 분기들을 따라가는 명령어들을 제거한다. ( 실행 중이 아니기 때문에 ) 동적 트레이스는 여러 개의 기본 블록이 모인 것으로 표현할 수 있다.
암호 보조 처리기 하드웨어 보안 모듈 헝즈칩 관련 항목 범용 CPU의 역사 원본 주소 " " 분류 : 중앙 처리 장치컴퓨터 메모리캐시 둘러보기 메뉴 개인 도구 로그인하지 않음토론기여계정 만들기로그인 이름공간 문서토론 변수 보기 읽기편집역사 보기 더 보기 검색 둘러보기 대문사용자 모임요즘 화제최근 [UNK] 문서 보기임의 문서로도움말기부 도구 여기를 가리키는 문서가리키는 글의 최근 [UNK] 올리기특수 문서 목록고유 링크문서 정보위키데이터 항목이 문서 인용하기 다른 프로젝트 공용 인쇄 / 내보내기 책 만들기PDF로 다운로드인쇄용 판 다른 언어 [UNK] IndonesiaItaliano 日 本 語 [UNK] / [UNK] [UNK] 中 文 링크 편집 이 문서는 2018년 9월 15일 ( 토 ) 11 : 14에 마지막으로 편집되었습니다. 모든 문서는
라이닝 스칼라 슈퍼스칼라 태스크 스레드 프로세스 데이터 벡터 메모리 멀티스레딩 시간적 동시 ( SMT ) ( 하이퍼스레딩 ) SpMT 선점 협력형 클러스터 멀티스레드 ( CMT ) 하드웨어 스카웃 플린 분류 SISD SIMD ( SWAR ) SIMT MISD MIMD SPMD 어드레싱 모드 CPU 성능 초당 명령 수 ( IPS ) 클럭당 명령어 처리 횟수 ( IPC ) 명령어 당 사이클 ( CPI ) 플롭스 ( FLOPS ) 초당 트랜잭션 수 ( TPS ) SUPS 전성비 계산 차수 캐시 성능 측정 및 메트릭 코어 카운트 싱글 코어 프로세서 멀티 코어 매니코어 프로세서 유형 중앙 처리 장치 ( CPU ) GPGPU AI 가속기 시각 처리 장치 ( VPU ) 벡터 프로세서 배럴 프로세서 스트림 프로세서 디지털 신호 처리 장치 ( DSP ) 입출력 프로세서 / DMA 컨트롤러 네트워크 프로세서 베이스밴드 프로세서 물리
iano 日 本 語 [UNK] / [UNK] [UNK] 中 文 링크 편집 이 문서는 2018년 9월 15일 ( 토 ) 11 : 14에 마지막으로 편집되었습니다. 모든 문서는 크리에이티브 커먼즈 저작자표시 - 동일조건변경허락 3. 0에 따라 사용할 수 있으며, 추가적인 조건이 적용될 수 있습니다. 자세한 내용은 이용 약관을 참고하십시오. [UNK] 미국 및 다른 국가에 등록되어 있는 Wikimedia Foundation, Inc. 소유의 등록 상표입니다. 개인정보 정책 위키백과 소개 면책 조항 개발자 쿠키 정책 모바일 보기
4 마이크로프로세서에서 찾을 수 있다. 트레이스 캐시는 이미 페치되었거나 디코딩된 명령어의 트레이스를 저장함으로써 명령어 페치 대역을 늘리고 전력 소비량을 줄이도록 설계되어 있다. 맨 초기에 널리 트레이스 캐시를 알렸던 사람들은 에릭 로텐버그, 스티브 베네트, 제임스 스미스로, 1996년 " Trace Cache : a Low Latency Approach to High Bandwidth Instruction Fetching " 에 출판하면서 알려졌다. 처음 출판했을 때의 미국 특허 5, 381, 533에서는 인텔사의 알렉스 펠레그와 우리 와이저가 " Dynamic flow instruction cache memory organized around trace segments independent of virtual address line " 라는 설명으로 1994
CPU 캐시(CPU cache)는 CPU 구조에 메모리로 사용하도록 구성된 하드웨어 캐시다. CPU 캐시는 메인 메모리에서 가장 자주 사용되는 위치의 데이터를 갖고 있는, 크기는 작지만 빠른 메모리이다. 대부분의 메모리 접근은 특정한 위치의 근방에서 자주 일어나는 경향이 있기 때문에, 데이터를 크기는 작지만 속도가 빠른 캐시메모리에 복사해 두면 평균 메모리 접근 시간을 아낄 수 있다. 프로세서가 메인 메모리를 읽거나 쓰고자 할 때는, 먼저 그 주소에 해당하는 데이터가 캐시에 존재하는지를 살핀다. 만약 그 주소의 데이터가 캐시에 있으면 데이터를 캐시에서 직접 읽고, 그렇지 않으면 메인 메모리에 직접 접근한다. 이때 대부분의 프로세서는 메인 메모리에 직접 접근해서 전송된 데이터를 캐시에 복사해 넣음으로써 다음번에 같은 주소에 프로세서가 접근할 때 캐시에서 직접 읽고 쓸 수 있도록 한다.