##S 아키텍처 보안 및 암호 AES - NI ( 2008 ) ; 32비트, 64비트 ARMv8 또한 AES 명령어가 있음 CLMUL ( 2010 ) RdRand ( 2012 ) SHA ( 2013 ) MPX ( 2015 ) SGX ( 2015 ) 트랜잭셔널 메모리 TSX ( 2013 ) ASF 가상화 VT - x ( 2005 ) AMD - V ( 2006 ) 원본 주소 " " 분류 : SIMD 컴퓨팅X86 명령어숨은 분류 : 깨진 링크를 가지고 있는 문서낡은 정보를 포함한 문서 / 2011년 2월낡은 정보를 포함한 모든 문서 둘러보기 메뉴 개인 도구 로그인하지 않음토론기여계정 만들기로그인 이름공간 문서토론 변수 보기 읽기편집역사 보기 더 보기 검색 둘러보기 대문사용자 모임요즘 화제최근 문서 보기임의 문서로도움말기부 도구 여기를 가리키는 문서가리키는 글의 최근 올리기특수 문서 목록고유 링크문서 정보위키데이터 항목이 문서 인용하기 인쇄 / 내보내기 책 만들기PDF로 다운로드인쇄용 판 다른 언어 中 文 링크 편집 이 문서는 2019년 4월 19일 ( 금 ) 08 : 53에 마지막으로 편집되었습니다. 모든 문서는 크리에이티브 커먼즈 저작자표시 - 동일조건변경
SSE4 - 위키백과, 우리 모두의 백과사전 SSE4 위키백과, 우리 모두의 백과사전. 둘러보기로 가기 검색하러 가기 이 문서의 일부는 오래된 정보를 가지고 있어 최신 정보로 교체하여야 합니다. 검토 후 최신 사건이 반영되도록 문서를 수정해 주세요. 내용에 대한 의견이 있으시다면 토론 문서에서 나누어 주세요. ( 2011년 2월 ) SSE4 ( Streaming SIMD Extensions 4 ) 는 인텔 코어 마이크로아키텍처와 AMD K10 ( K8L ) 에서 지원되는 명령어 집합이다. 2006년 9월 27일에 2006 추계 인텔 개발자 포럼에서 약간 모호한 백서와 함께 발표되었다. [ 1 ] 이후 2007년 봄 북경에서 개최된 인텔 개발자 포럼에서 47개의 자세한 명령어가 소개되었다. [ 2 ] SSE4 프로그래밍 참조서가 [ 1 ] 인텔로부터 제공된다. 목차 1 SSE4 부분집합 2 이름의 혼동 3 신규 명령어 3. 1 SSE4. 1 3. 2 SSE4. 2 3. 3 SSE4a 4 지원 CPU 5 같이 보기 6 각주 SSE4 부분집합 [ 편집 ] 인텔 SSE4는 총 54개 명령어로 이루어졌다. 첫 47개의 명령어 집합은 인텔자료에서 SSE4. 1
##를 사용하는 명령어에 의해 그 동작이 결정되는 명령어 집합이다. 이러한 여러 명령어들은 펜린에서부터 한 싸이클 셔플 엔진 ( shuffle engine ) 에 의해 구현된다. ( 셔플은 비트들을 재배치 시키는 것에 관련된 동작이다. ) SSE4. 1 [ 편집 ] 이 명령어들은 코어 마이크로아키텍처의 더 미세화된 공정 45 nm를 사용하는 펜린 마이크로아키텍처에서 적용되었다. SSE4. 2 [ 편집 ] 이 명령어들은 네할렘 마이크로아키텍처 기반 제품부터 적용되었다. SSE4 명령어 집합을 완결한다. SSE4a [ 편집 ] 이 그룹은 AMD의 바르셀로나 마이크로아키텍처에서 소개되었다. POPCNT명령어외엔 인텔 프로세서에서 지원되지 않는다. 지원 CPU [ 편집 ] 인텔 Intel 펜린 프로세서 ( SSE4. 1 지원 ) Intel 네할렘 프로세서 ( SSE4. 1, SSE4. 2, POPCNT 명령어 지원 ) Intel 실버몬트 프로세서 ( SSE4. 1, SSE4. 2, POPCNT 명령어 지원 ) Intel 하스웰 프로세서 ( SSE4. 1, SSE4. 2, POPCNT, LZCNT 명령어 지원
하스웰 프로세서 ( SSE4. 1, SSE4. 2, POPCNT, LZCNT 명령어 지원 ) AMD AMD 바르셀로나 - 기반 프로세서 ( SSE4a, POPCNT, LZCNT 명령어 지원 ) AMD 불도저 기반 프로세서 ( SSE4a, SSE4. 1, SSE4. 2, POPCNT, LZCNT 명령어 지원 ) AMD 밥캣 기반 프로세서 ( SSE4a, POPCNT, LZCNT 명령어 지원 ) AMD 재규어기반 프로세서 ( SSE4a, SSE4. 1, SSE4. 2, POPCNT, LZCNT 명령어 지원 ) VIA VIA Nano 프로세서 ( SSE4. 1 명령어 지원 ) 같이 보기 [ 편집 ] 스트리밍 SIMD 확장 ( SSE ) SSE2 SSE3 SSSE3 SIMD AVX 넷버스트 마이크로아키텍처 네할렘 마이크로아키텍처 마이크로아키텍처 콘로 제온 코어 마이크로아키텍처 각주 [ 편집 ] ↑ Intel Streaming SIMD Extensions 4 ( SSE4 ) Instruction Set Innovation, Intel. ↑ Tuning for Intel SSE4 for the 45nm Ne
Instruction Set Innovation, Intel. ↑ Tuning for Intel SSE4 for the 45nm Next Generation Intel Core Microarchitecture [ 깨진 링크 ( 과거 내용 찾기 ) ], Intel. vdeh명령어 집합 확장SIMD ( RISC ) 알파 MVI ARM NEON MIPS MDMX MIPS - 3D MXU MIPS SIMD PA - RISC MAX 파워 아키텍처 AltiVec SPARC VIS SIMD ( X86 ) MMX ( 1996 ) 3D나우! ( 1998 ) SSE ( 1999 ) SSE2 ( 2001 ) SSE3 ( 2004 ) SSSE3 ( 2006 ) SSE4 ( 2006 ) SSE5 ( 2007 ) AVX ( 2008 ) F16C ( 2009 ) XOP ( 2009 ) FMA ( FMA4 : 2011, FMA3 : 2012 ) 고급 벡터 확장 ( 2013 ) AVX - 512 ( 2015 ) 비트 조작 BMI ( ABM : 2007, BMI1 : 2012, BMI2 : 2013, TBM : 2012 ) ADX ( 2014 ) 코드 밀도 Thumb MIPS 아키텍처 보안 및 암호 AES - NI ( 2008 ) ; 32비트, 64비트 ARMv8 또한 AES
인텔 SSE4는 총 54개 명령어로 이루어졌다. 첫 47개의 명령어 집합은 인텔자료에서 SSE4. 1로 불리며, 이것은 펜린에서부터 사용 가능하다. 이후 인텔은 추가적으로 7개의 명령어 SSE4. 2를 인텔 코어 i7 ( 네할렘 아키텍처 ) 에서부터 지원한다. 인텔은 일반적으로 명령어 집합을 개발하는 데 있어서 개발자들의 의견을 중시하여 반영한다고 알려져 있다. AMD는 SSE4 명령어 집합 중 SSE4A라고 불리는 4개의 명령어. 나중에 2개의 SSE 명령어를 추가하였다. 이 명령어는 인텔의 프로세서에서는 지원되지 않고있다. 이름의 혼동 [ 편집 ] 인텔 코어 2 제품 계열에서 발표된 SSSE3 ( Supplemental Streaming SIMD Extension 3 ) 는 개발기간 동안에 미디어에 의해 SSE4로 잘못 언급되었었다. 신규 명령어 [ 편집 ] 이전 모든 SSE와는 다르게 SSE4는 애플리케이션과 관련이 없는 명령어들이 포함되었다. 상수항과 함축적인 3번째 피연산자로서 XMM0를 사용하는 명령어에 의해 그 동작이 결정되는 명령어 집합이다. 이러한 여러 명령어들은 펜린에서부터 한
금 ) 08 : 53에 마지막으로 편집되었습니다. 모든 문서는 크리에이티브 커먼즈 저작자표시 - 동일조건변경허락 3. 0에 따라 사용할 수 있으며, 추가적인 조건이 적용될 수 있습니다. 자세한 내용은 이용 약관을 참고하십시오. 미국 및 다른 국가에 등록되어 있는 Wikimedia Foundation, Inc. 소유의 등록 상표입니다. 개인정보 정책 위키백과 소개 면책 조항 개발자 쿠키 정책 모바일 보기
SSE4(Streaming SIMD Extensions 4)는 인텔 코어 마이크로아키텍처와 AMD K10(K8L)에서 지원되는 명령어 집합이다. 2006년 9월 27일에 2006 추계 인텔 개발자 포럼에서 약간 모호한 백서와 함께 발표되었다. 이후 2007년 봄 북경에서 개최된 인텔 개발자 포럼에서 47개의 자세한 명령어가 소개되었다. SSE4 프로그래밍 참조서가 [1] 인텔로부터 제공된다.