보기 [ 편집 ] 멀티스레딩 스레드 대칭형 다중 처리 참조 [ 편집 ] ↑ / ↑ How good is hyperthreading ( 하이퍼스레딩이 얼마나 좋은가 ) ↑ Hyper - Threading Considered Harmful ( 하이퍼스레딩은 해로운 것으로 생각된다 ) LE Shar and ES Davidson, " A Multiminiprocessor System Implemented through Pipelining ", Computer Feb 1974 D. M. Tullsen, S. J. Eggers, and H. M. Levy, " Simultaneous Multithreading : Maximizing On - Chip Parallelism, " In 22nd Annual International Symposium on Computer Architecture, June, 1995 D. M. Tullsen, S. J. Eggers, J. S. Emer, H. M. Levy, J. L. Lo, and R. L. Stamm, " Exploiting Choice : Instruction Fetch and Issue on an Implementable Simultaneous Multithreading Processor, " In 23rd Annual International Symposium on Computer Architect
비전 칩 멤리스터 전원 관리 APM ACPI 동적 주파수 스케일링 동적 전압 스케일링 클럭 게이팅 하드웨어보안 NX 비트 인텔 MPX 인텔 시큐어 키 하드웨어 제한 ( 펌웨어 ) Software Guard Extensions ( 인텔 SGX ) Trusted Execution Technology 신뢰 플랫폼 모듈 ( TPM ) 안전한 암호 보조 처리기 하드웨어 보안 모듈 헝즈칩 관련 항목 범용 CPU의 역사 전거 통제 GND : 4803254 - 2 원본 주소 " " 분류 : 컴퓨터 구조스레드중앙 처리 장치숨은 분류 : GND 식별자를 포함한 위키백과 문서 둘러보기 메뉴 개인 도구 로그인하지 않음토론기여계정 만들기로그인 이름공간 문서토론 변수 보기 읽기편집역사 보기 더 보기 검색 둘러보기 대문사용자 모임요즘 화제최근 문서 보기임의 문서로도움말기부 도구 여기를 가리키는 문서가리키는 글의 최근 올리기특수 문서 목록고유 링크문서 정보위키데이터 항목이 문서 인용하기 인쇄 / 내보내기 책 만들기PDF로 다운로드인쇄용 판 다른 언어 ( ) 日 本 語 中 文 링크 편집 이 문서는 2018년 7월 22일 ( 일 ) 01 : 04에 마지막으로 편집되었습니다. 모든 문서는 크리에이티브 커먼즈 저작자표시
##S 아키텍처 설계에는 MIPS MT라는 SMT 시스템을 갖추고 있다. MIPS MT는 무거운 가상 처리 요소와 가벼운 하드웨어 마이크로스레드를 위하여 제공된다. RMI ( 쿠퍼티노 기반 시작 ) 는 8개의 코어 기반 프로세서 SOC를 제공하는 최초의 MIPS 업체이다. 이 스레드는 각기 다른 스레드가 각 사이클에서 실행할 수 있는 세밀한 모드에서 실행할 수 있다. 이러한 스레드에는 우선 순위를 할당할 수 있다. 2004년 5월에 발표한 IBM 파워5는 듀얼 코어 DCM, 쿼드 코어, 옥타 코어 MCM으로 출시되었으며 각 코어에는 두 개의 스레드 SMT 엔진을 포함하고 있다. IBM이 추가한 이 기능은 이전의 것보다 더 복잡한데, 이를테면 다양한 스레드에 여러 우선 순위를 매길 수 있으며 더 세밀할뿐 아니라 SMT 엔진을 유동적으로 켜고 끌 수 있어서 SMT 프로세서가 성능을 높이지 못할만한 곳에서 작업량을 더 잘 처리할 수 있게 되었다. 많은 사람들이 썬 마이크로시스템즈의 울트라스팍 T1 ( 나이아가라 ) 와 후속 프로세서 코드이름 록 ( ~ 2009년 [ 1 ] ) 을 거의 전적으로 SMT와 CMP 기술을 이용하는 데 초점을 둔 SPA
동시 멀티스레딩 ( SMT ) : 사이클 하나의 여러 개의 스레드로부터 여러 개의 명령어를 만들어낸다. 이때 프로세서는 슈퍼스칼라여야 한다. 칩 수준 멀티스레딩 ( CMP, 멀티코어 ) : 두 대 이상의 프로세서가 한 칩에 내장되어 있으며 각각은 스레드를 독립적으로 실행한다. 멀티스레딩 / SMT / CMP를 합친 어떠한 것 이들을 구별하는 주 요인은 사이클 하나에 얼마나 많은 명령어를 프로세서가 만들어낼 수 있는지를, 또 명령어들로부터 얼마나 많은 스레드가 나오는지를 살펴보는 것이다. 이를테면 썬 마이크로시스템즈의 울트라스팍 T1 ( 2005년 12월 14일까지는 나이아가라 - Niagara - 로 알려져 있었음 ) 은 각 코어가 한 번에 하나의 명령어만 만들어낼 수 있었으므로 동시 멀티스레딩이 아닌 세밀한 멀티스레딩 기술을 갖춘 멀티코어 프로세서이다. 기능 변화의 역사 [ 편집 ] 멀티스레딩 CPU는 1950년대 이후부터 나왔지만 IBM은 1968년에 처음으로 동시 멀티스레딩을 연구하였다. SMT를 채용한 최초의 상용 마이크로프로세서는 알파 21464 ( EV8 ) 였다. 이 마이크로프로세서는 캘리포니아 대학교 샌디에이고의 딘 툴센 ( Dean Tullsen ), 워싱턴 주립
##C ) 네트워크 온 칩 ( NoC ) 구성 요소 실행 장치 ( EU ) 산술 논리 장치 ( ALU ) 주소 생성 장치 ( AGU ) 부동 소수점 장치 ( FPU ) 로드 스토어 유닛 ( LSU ) 분기 예측 유니파이드 레저베이션 스테이션 배럴 시프터 언코어 Sum addressed decoder ( SAD ) 프론트 사이드 버스 백사이드 버스 노스브리지 사우스브리지 가산기 곱셈기 복호화 주소 디코더 멀티플렉서 멀티플렉서 레지스터 캐시 메모리 관리 장치 ( MMU ) IOMMU 통합 메모리 컨트롤러 ( IMC ) 전원 관리 장치 ( PMU ) 변환 색인 버퍼 ( TLB ) 스택 엔진 레지스터 파일 프로세서 레지스터 하드웨어 레지스터 메모리 버퍼 레지스터 ( MBR ) 프로그램 카운터 마이크로코드 ROM 데이터패스 제어 장치 인스트럭션 유닛 재배열 버퍼 버퍼 쓰기 버퍼 코프로세서 전자 개폐기 전자 회로 집적 회로 3차원 집적 회로 불리언 회로 디지털 회로 아날로그 회로 혼합 신호 집적 회로 전원 관리 집적 회로 회로 논리 회로 조합 논리 순차 논리 이미터 결합 논리 ( ECL ) 트랜지스터 - 트랜지스터 논리 ( TTL ) 글루 로직 게이트 게이트 배열 계수기 버스 반도체 소자 클럭 속도 CPU 배수 비전 칩 멤리스터 전원 관리 APM ACPI 동적 주파수 스케일링 동적 전압 스케일링 클럭 게이팅 하드웨어보안 NX 비트 인텔
##ultithreading Processor, " In 23rd Annual International Symposium on Computer Architecture, May, 1996 외부 링크 [ 편집 ] SMT 뉴스 기사 및 학술 논문 워싱턴 대학교의 SMT 연구 멀티스레딩 기술사 vdehCPU 기술구조 튜링 기계 포스트 튜링 기계 범용 튜링 기계 양자 튜링 기계 벨트 머신 스택 머신 레지스터 머신 카운터 머신 포인터 머신 랜덤 접근 기계 랜덤 액세스 스토어드 프로그램 머신 유한 상태 기계 큐 오토마톤 폰 노이만 하버드 ( 수정됨 ) 데이터플로 TTA 셀룰러 인공신경망 기계 학습 딥 러닝 신경 처리 장치 ( NPU ) 돌림형 신경망 로드 / 스토어 아키텍처 레지스터 메모리 아키텍처 엔디언 FIFO 제로 카피 NUMA HUMA HSA 모바일 컴퓨팅 서피스 컴퓨팅 착용 컴퓨팅 이기종 컴퓨팅 병렬 컴퓨팅 병행 컴퓨팅 분산 컴퓨팅 클라우드 컴퓨팅 무정형 컴퓨팅 유비쿼터스 컴퓨팅 패브릭 컴퓨팅 재배열 컴퓨팅 인지 컴퓨팅 아날로그 컴퓨팅 기계식 컴퓨팅 하이브리드 컴퓨팅 디지털 컴퓨팅 DNA 컴퓨팅 컴퓨팅 화학 컴퓨팅 유기 컴퓨팅 컴퓨팅 양자 컴퓨터 신경 모방 컴퓨팅 광 컴퓨터 리버서블 컴퓨팅 비전통 컴퓨팅 하이퍼 계산 3진법 컴퓨터 대칭형 다중 처리 ( SMP ) 비대칭형 다중 처리 ( AMP ) 캐시 계층 메모리 계층 구조 ISA 유형 ASIP CISC RISC EDGE ( TRIPS ) VLIW ( EPIC
다른 스레드로부터 여러 개의 명령어를 인터리빙으로 처리하여 만들어내며 이를 시간적 멀티스레딩이라고도 한다. 그 다음에는 세밀한 멀티스레딩이나 세밀하지 않은 멀티스레딩으로 나뉘며 이는 인터리빙을 만들어내는 주기에 따라 달라진다. 곧 배럴 프로세서에서와 같은 세밀 ( fine - grain ) 한 멀티스레딩은 모든 사이클이 끝난 뒤에 여러 개의 스레드를 위한 명령어를 만들어내지만 세밀하지 않은 ( coarse - grain ) 멀티스레딩은 현재 실행 중인 스레드가 조금 긴 레이턴시 이벤트 ( 페이지 실패 등 ) 를 일으키면 다른 스레드로부터 명령어를 만들어내도록 전환하기만 한다. 세밀하지 않은 멀티스레딩은 스레드 간에서 덜 문맥 교환적인 환경에 더 일반적이다. 이를테면 인텔의 몬테시토 프로세서는 세밀하지 않은 멀티스레딩을 이용하지만 썬의 울트라스팍 T1은 세밀한 멀티스레딩을 이용한다. 이러한 프로세서에는 하나의 코어에 하나의 파이프라인만 있으며, 사이클마다 많으면 하나의 명령어만 만들어낼 수 있기 때문에 인터리빙 멀티스레딩만 사용할 수 있다. 동시 멀티스레딩 ( SMT ) : 사이클 하나의 여러 개의 스레드로부터 여러 개의 명령어를 만들어낸다. 이때 프로세서는
( SMT ) ( 하이퍼스레딩 ) SpMT 선점 협력형 클러스터 멀티스레드 ( CMT ) 하드웨어 스카웃 플린 분류 SISD SIMD ( SWAR ) SIMT MISD MIMD SPMD 어드레싱 모드 CPU 성능 초당 명령 수 ( IPS ) 클럭당 명령어 처리 횟수 ( IPC ) 명령어 당 사이클 ( CPI ) 플롭스 ( FLOPS ) 초당 트랜잭션 수 ( TPS ) SUPS 전성비 계산 차수 캐시 성능 측정 및 메트릭 코어 카운트 싱글 코어 프로세서 멀티 코어 매니코어 프로세서 유형 중앙 처리 장치 ( CPU ) GPGPU AI 가속기 시각 처리 장치 ( VPU ) 벡터 프로세서 배럴 프로세서 스트림 프로세서 디지털 신호 처리 장치 ( DSP ) 입출력 프로세서 / DMA 컨트롤러 네트워크 프로세서 베이스밴드 프로세서 물리 처리 장치 ( PPU ) 코프로세서 안전한 암호 보조 처리기 주문형 반도체 FPGA FPOA 복합 프로그래머블 논리 소자 마이크로컨트롤러 마이크로프로세서 모바일 프로세서 노트북 프로세서 초저전압 프로세서 멀티 코어 매니코어 프로세서 타일 프로세서 멀티칩 모듈 ( MCM ) 칩 스택 멀티칩 모듈 단일 칩 체제 ( SoC ) 멀티프로세서 시스템 온 칩 ( MPSoC ) 프로그래밍 가능 단일 칩 체제 ( PSoC ) 네트워크 온 칩 ( NoC ) 구성 요소 실행 장치 ( EU ) 산술 논리 장치 ( ALU ) 주소 생성 장치 ( AG
동시 멀티스레딩 - 위키백과, 우리 모두의 백과사전 동시 멀티스레딩 위키백과, 우리 모두의 백과사전. 둘러보기로 가기 검색하러 가기 동시 멀티스레딩 ( Simultaneous multithreading, SMT ) 은 하드웨어 멀티스레딩을 지원하는 슈퍼스칼라 CPU의 전반적인 효율성을 개선하기 위한 기술이다. SMT는 하나의 실행에 여러 개의 독립 스레드를 허용함으로써 현대의 프로세서 아키텍처가 제공하는 자원을 더 잘 활용할 수 있다. 목차 1 개요 2 용어 3 기능 변화의 역사 4 현대의 상용 기술로의 도입 5 단점 6 같이 보기 7 참조 8 외부 링크 개요 [ 편집 ] 멀티스레딩은 선점형 멀티태스킹과 개념이 비슷하지만, 현대의 슈퍼스칼라 프로세서에서 스레드 수준의 실행 단계로 제공된다. 동시 멀티 스레딩, 곧 SMT는 두 개의 주요 멀티스레딩 기능 가운데 하나이다. 나머지 하나는 시간적 멀티스레딩 ( temporal multithreading ) 이며 이것은 특정 시간대에 제공된 파이프라인 단계에서 여러 명령어를 지닌 하나의 스레드만 실행할 수 있다. 동시 멀티스레딩에서는 하나 이상의 스레드로부터의 명령어들을 특정 시간대에 제공된 파이프라인 단계에서 실행할 수 있다. 이는 기본 프로세서 구조에 큰
계층 메모리 계층 구조 ISA 유형 ASIP CISC RISC EDGE ( TRIPS ) VLIW ( EPIC ) MISC OISC NISC ZISC 비교 ISA X86 z / 아키텍처 ARM MIPS 파워 아키텍처 ( 파워PC ) SPARC 밀 아이테니엄 ( IA - 64 ) 알파 프리즘 슈퍼H V850 클리퍼 VAX 유니코어 PA - RISC 마이크로블레이즈 RISC - V 워드 크기 1비트 2비트 4비트 8비트 9비트 10비트 12비트 15비트 16비트 18비트 22비트 24비트 25비트 26비트 27비트 31비트 32비트 33비트 34비트 36비트 39비트 40비트 48비트 50비트 60비트 64비트 128비트 256비트 512비트 가변 실행 명령어 파이프라인 버블 피연산자 포워딩 비순차적 명령어 처리 레지스터 리네이밍 모의 실행 분기 예측 메모리 의존성 예측 하자드 병렬 레벨 비트 비트 직렬 워드 명령어 파이프라이닝 스칼라 슈퍼스칼라 태스크 스레드 프로세스 데이터 벡터 메모리 멀티스레딩 시간적 동시 ( SMT ) ( 하이퍼스레딩 ) SpMT 선점 협력형 클러스터 멀티스레드 ( CMT ) 하드웨어 스카웃 플린 분류 SI
동시 멀티스레딩(Simultaneous multithreading, SMT)은 하드웨어 멀티스레딩을 지원하는 슈퍼스칼라 CPU의 전반적인 효율성을 개선하기 위한 기술이다. SMT는 하나의 실행에 여러 개의 독립 스레드를 허용함으로써 현대의 프로세서 아키텍처가 제공하는 자원을 더 잘 활용할 수 있다.