، معمولاً به عنوان V ، یک (FET)، حداقل ولتاژ گیت به سورس V است که برای ایجاد یک مسیر هادی بین پایانه‌های سورس و درین مورد نیاز است. این یک عامل مهم برای مقیاس‌بندی برای حفظ بازدهی توان است.
 هنگام مراجعه به (JFET)، معمولاً به‌جای ولتاژ آستانه به آن «ولتاژ پینچ-آف» یا «ولتاژ گرفتگی» گفته می‌شود. این مسئله تا حدی گیج کننده است زیرا از پینچ-آف در (IGFET) به اشاره به این دارد که منجر به رفتار اشباع جریان تحت بایاس سورس-گیت بالا می‌شود، حتی اگر جریان هرگز خاموش نشود. بر خلاف ، اصطلاح واضح است و در هر ترانزیستور اثر میدانی به همان مفهوم اشاره دارد.
 تغییر در ولتاژ آستانه با مقداری تقریباً برابر با تغییر ولتاژ سورس-بدنه است. زیرا بدنه بر ولتاژ آستانه تأثیر می‌گذارد (هنگامی که به سورس وصل نشده باشد). می‌توان از آن به عنوان گیت دوم یاد کرد و گاهی از آن به عنوان نیز یاد می و بر این اساس اثر بدنه را گاهی اوقات می‌نامند. 
 برای حالت تقویت‌کننده ان‌ماس ماسفت، اثر بدنه بر روی ولتاژ آستانه مطابق مدل شیچمن-هاجز محاسبه می‌شود، که برای گره‌های فرایند قدیمی‌تر دقیق است، با استفاده از معادله زیر:
 در این‌جا ولتاژ آستانه هنگام بایاس زیرلایه وجود دارد، بایاس زیرلایه سورس به بدنه، پتانسیل سطح، و ولتاژ آستانه برای بایاس زیرلایه صفر، پارامتر اثر بدن، ضخامت اکسید، اکسید، گذردهی سیلیسیم، غلظت آلایش، است.
 تغییر تصادفی آلایش (RDF) نوعی تغییر فرایندی است که ناشی از تغییر در غلظت ناخالصی کاشته شده‌است. در ترانزیستورهای ماسفت، RDF در ناحیه کانال می‌تواند خواص ترانزیستور، به ویژه ولتاژ آستانه را تغییر دهد. در فناوری‌های جدید فرایند، RDF تأثیر بیشتری دارد زیرا تعداد کل آلایش‌ها کمتر است. 
 به منظور از بین بردن تغییر ناگهانی که منجر به تغییر ولتاژ آستانه بین قطعات تحت همان فرایند تولید می‌شود، کارهای تحقیقاتی در حال انجام است.
{"title": "ولتاژ آستانه", "link": "https://fa.wikipedia.org//w/index.php?title=%D9%88%D9%84%D8%AA%D8%A7%DA%98_%D8%A2%D8%B3%D8%AA%D8%A7%D9%86%D9%87&oldid=29603303", "language": "fa"}