DVFS 제어를 하는 데이터 처리 장치에 있어서 한층 더 저소비 전력화를 도모한다. 데이터 처리 장치(1)는 클록 신호(CLK)에 동기해 데이터 처리를 실행하는 데이터 처리 제어부(10)에서 소정 기간으로 소비되는 실전력량(Pr_0~Pr_3)과 가정한 주파수(f1~f3)에서의 상기 데이터 처리 제어부에 의한 상기 소정 기간의 동작을 상정했을 때의 상정 전력량(Pf1_0~Pf1_3, Pf2_0~Pf2_3, Pf3_0~Pf3_3)을 연산한다. 데이터 처리 장치(1)는 연산한 실전력량과 상정 전력량 중 저소비 전력이 되는 주파수를 고려하여 데이터 처리와 관련된 부하 상태에 대응하는 클록 신호의 주파수를 선택 제어한다.
To further reduce power consumption of a data processing device that performs DVFS control. A data processing device (1) calculates: actual power amounts (Pr_0-Pr_3) consumed during a predetermined period in a data processing control unit (10) that performs data processing in synchronization with a clock signal (CLK); and assumed power amounts (Pf1_0-Pf1_3, Pf2_0-Pf2_3, Pf3_0-Pf3_3) when assuming operations during the predetermined period by the data processing control unit at assumed frequencies (f1-f3). The data processing device (1) selectively controls the frequency of the clock signal corresponding to a load state relating to the data processing, in consideration of the frequency that achieves lower power consumption among the calculated actual power amounts and assumed power amounts.