원 제 1 명령 워드 (I1) 내지 원 제 3 명령 워드 (I3) 는 비트 필드 (L11) 및 비트 필드 (L12) 내지 비트 필드 (L31) 및 비트 필드 (L32) 를 포함한다. 정보 워드 (IW) 는, 원 제 1 명령 워드 (I1) 의 비트 필드 (L12) 내지 원 명령 워드 (I3) 의 비트 필드 (L32) 인, 동일한 싸이클에서 실행되는 복수의 명령 워드에 속하는 비트 필드의 일부의 세트를 포함한다. 프로세서 (100) 의 명령 디코더 (103) 는 정보 워드 (IW) 를 분해하고, 비트 필드 (L11) 내지 비트 필드 (L31) 를 비트 필드 (L12) 내지 비트 필드 (L32) 에 혼합함으로써 원 제 1 명령 워드 (I1) 내지 원 제 3 명령 워드 (I3) 의 구성을 복원한다. 이것은 명령 실행 성능을 저하시키지 않고 메모리 소비량을 감소시킬 수 있다.
An original first instruction word (I1) to an original third instruction word (I3) include a bit field (L11) and a bit field (L12) to a bit field (L31) and a bit field (L32). An information word (IW) includes a set of some of bit fields belonging to a plurality of instruction words executed in the same cycle, which are the bit field (L12) of the original first instruction word (I1) to the bit field (L32) of the original third instruction word (I3). An instruction decoder (103) of a processor (100) decomposes the information word (IW) and restores the arrangements of the original first instruction word (I1) to the original third instruction word (I3) by combining the bit field (L11) to the bit field (L31) to the bit field (L12) to the bit field (L32). This can reduce the amount of memory consumption without degrading the instruction execution performance.