반도체 공정 수율을 유지하고 영역당 커패시턴스를 증가시키면서 금속 절연체 금속 커패시터들을 제조하기 위한 시스템 및 방법이 설명된다. 반도체 소자 제조 공정은 금속 층 위에 산화물 층을 둔다. 상기 산화물 층 위에 포토레지스트 층이 형성되고 반복 간격으로 에칭된다. 상기 간격들 간 거리를 변경하기 위한 다양한 리소그래피 기술 중 하나가 사용된다. 상기 공정은 포토레지스트 층에 의해 보호되지 않는 상기 산화물 층의 영역들에 트렌치들을 에칭하고 상기 포토레지스트 층을 스트리핑한다. 상기 트렌치들의 상하단 코너들은 라운딩된다. 상기 공정은 상기 트렌치들을 갖는 영역들 그리고 상기 트렌치들이 없는 영역들 상 상기 산화물 층 상에 하단 금속, 유전체 및 상단 금속을 증착시킨다. 상기 공정은 상기 금속 절연체 금속 커패시터를 각각의 상단 플레이트 및 하단 플레이트에 접촉하는 금속 노드들을 갖게 완성시킨다.
A system and method for fabricating metal insulator metal capacitors while managing semiconductor processing yield and increasing capacitance per area are described. A semiconductor device fabricationprocess places an oxide layer on top of a metal layer. A photoresist layer is formed on top of the oxide layer and etched with repeating spacing. One of a variety of lithography techniques is used toalter the distance between the spacings. The process etches trenches into areas of the oxide layer unprotected by the photoresist layer and strips the photoresist layer. The top and bottom corners ofthe trenches are rounded. The process deposits a bottom metal, a dielectric, and a top metal on the oxide layer both on areas with the trenches and on areas without the trenches. The process completes the metal insulator metal capacitor with metal nodes contacting each of the top plate and the bottom plate.