신경망 가속기 타일이 설명된다. 상기 신경망 가속기 타일은 활성화 표현의 세트를 수신하기 위해 활성화 메모리와 인터페이싱하기 위한 활성화 메모리 인터페이스; 가중치 표현의 세트를 수신하기 위해 가중치 메모리와 인터페이싱하기 위한 가중치 메모리 인터페이스; 및 처리 요소를 포함한다. 상기 처리 요소는 출력 표현의 세트를 생성하기 위해 상기 활성화 표현의 세트와 상기 가중치 표현의 세트를 처리하는, 원-핫 인코더, 히스토그램기, 정렬기, 리듀서 및 누산 서브 요소를 구현하도록 구성된다.
Described is a neural network accelerator tile. It includes an activation memory interface for interfacing with an activation memory to receive a set of activation representations and a weight memory interface for interfacing with a weight memory to receive a set of weight representations, and a processing element. The processing element is configured to implement a one-hot encoder, a histogrammer, an aligner, a reducer, and an accumulation sub-element which process the set of activation representations and the set of weight representations to produce a set of output representations.