 메모리 속도 및 용량을 향상시키기 위한 방법 및 장치는 메모리 칩(16,32,34,36)으로부터 컴퓨터 데이터 버스(2)를 고립시키기 위해 일련의 전자 스위치(24)를 이용한다. 상기 장치는 에치(etch)된 리드선(30,42), 랜드(land) 및 피드스루(feed-through)를 포함하는 하나 또는 그 이상의 복수면을 가진 메모리보드(10,12,14)를 포함한다. 상기 메모리보드와 마더보드간의 접속은 마더보드(28)상에서 커넥터(8)와 쌍을 이루는 에지 커넥터 또는 콘택트 핑거(contact finger)(5)의 코움(comb)을 통해 형성된다. 컴퓨터 버스의 데이터선 및 어드레스선들은 서로 구분되고, 에지 커넥터(8)를 통해 메모리보드로 라우트(route)된다. 일련의 CMOS TTL 또는 FET 스위치(24)들은 상기 코움(5)의 근처에 있으며, 주소, 제어 또는 데이터선들의 디코드된 조합에 의해, 또는 CPU(3), 콘트롤러 또는 마더보드(28)에 위치한 다른 디코드 수단들에 의해 제공되는 각각의 인에이블 선에 의해 ON 및 OFF 된다. 그 결과, 메모리 액세스에 실제로 요구되는 메모리 칩만이 ON 되고, 따라서 다른 메모리 칩들은 상기 데이터 버스(2)로부터 고립된다. 상기 고립으로 인해, 스위치화되지 않은 부품들의 커패시턴스는 상기 데이터 버스에 의해 보이지 않으며, 전체적으로 보다 낮은 커패시턴스를 유발하므로, 본질적으로 보다 빠른 메모리 액세스가 가능하다. 
A method and apparatus for enhancing memory speed and capacity utilizes a set of electronic switches (24) to isolate the computer data bus from the memory chips (16, 32, 34, 36). The apparatus includes one or more multi-sides memory boards (10, 12, 14) with etched leads (30, 42), lands and feed-through. The memory chips may be mounted on either one side or both sides of each board. Connection between the memory board and the motherboard is made by means of a comb of contact fingers (6) or edge-connector which mates with a connector (8) on the motherboard (28). The data lines and address lines of the computer bus are distinct from each other, and routed to the memory board via the edge connector (8). A set of CMOS TTL or FET switches (24) is located adjacent to the comb (5), and are switched on and off by a decoded combination of address, control, or data lines or by a distinct enable line provided by the CPU (3), controller or other decoding means located on the motherboard (28). As a result, only the memory chips actually required for the memory access are switched on, so that the other memory chips are isolated from the data bus (2). Because of this isolation, the capacitance of the non-switched components is not seen by the data bus, resulting in a lower overall capacitance, and a higher inherent memory access.