제1 타이밍 딜레이는 하나 이상의 반도체 소자들을 포함하는 스탠다드 셀(standard cell) 레벨의 값일 수 있고, 또는 반도체 소자 각각에 적용되는 값일 수도 있다.
The first timing delay may be a standard cell level including one or more semiconductor devices, or a value applied to each of the semiconductor devices.