어레이 기판은 베이스 기판(10)과 이 베이스 위에 제공된 게이트 라인(11) 및 데이터 라인(12)을 포함하고, 게이트 라인(11)과 데이터 라인(12)은 화소 단위를 정의하고, 이 화소 단위에, 박막 트랜지스터(13)가 제공되고, 이 박막 트랜지스터(13)는 게이트 전극(131), 게이트 절연층(132), 활성층(133), 소스 전극(134) 및 드레인 전극(135)을 포함한다. 게이트 전극(132)은 제1 게이트 절연 부분(1321)과 제2 게이트 절연 부분(1322)을 포함하고, 게이트 전극(131)은 제1 게이트 절연 부분(1321)과 제2 게이트 절연 부분(1322) 사이에 위치하고, 제2 게이트 절연 부분(1322)은 게이트 전극(131)과 활성층(133) 사이에 위치한다. 어레이 기판은 도전성 패드(114)를 더 포함하고, 이 도전성 패드(114)에 대응하는 제1 비아(15)가 게이트 라인(11)의 양쪽에 게이트 절연층(132)에 제공되고, 데이터 라인(12)은 제1 비아(15)를 통하여 도전성 패드(114)에 연결된다. 어레이 기판은 표시 장치의 해상도, 분해능 및 개구율을 향상시킬 수 있다. 어레이 기판의 제조 방법 및 그러한 어레이 기판을 포함하는 표시 장치도 개시되어 있다.
An array substrate includes a base substrate (10) and a gate line (11) and a data line (12) provided on the base, the gate line (11) and the data line (12) define a pixel unit, and in the pixel unit, a thin film transistor (13) is provided, the thin film transistor (13) includes a gate electrode (131), a gate insulation layer (132), an active layer (133), a source electrode (134) and a drain electrode (135). The gate insulation layer (132) includes a first gate insulation portion (1321) and a second gate insulation portion (1322), the gate electrode (131) is located between the first gate insulation portion (1321) and the second gate insulation portion (1322), and the second gate insulation portion (1322) is located between the gate electrode (131) and the active layer (133). The array substrate further includes a conductive pad (114), and a first via (15) corresponding to the conductive pad (114) is provided in the gate insulation layer (132) at both sides of the gate line (11), and the data line (12) is connected to the conductive pad (114) through the first via (15). The array substrate is capable of improving the definition, the resolution and the aperture ratio of a display device. A manufacturing method for an array substrate and a display device including such an array substrate are also disclosed.