메모리 시스템은 메모리 허브를 각각 포함하는 다수의 메모리 모듈들에 접속된 메모리 허브 제어기를 포함한다. 메모리 허브들은 미리 결정된 수의 레인들을 각각 포함하는 레인 그룹들로 다수의 메모리 트랜잭션들의 각 트랜잭션에 대한 명령 헤더 및 데이터를 조직화하는 데이터 조직화 시스템을 가진 전송 인터페이스를 각각 포함한다. 레인들의 각 레인은 병렬 명령 헤더 비트들 또는 병렬 데이터 비트들을 포함한다. 그 후, 레인 그룹들은 레인들의 직렬 스트림으로 변환되고, 고속 버스를 통해 메모리 허브들로부터 전송된다. 레인 그룹들은 그들이 명령 헤더 또는 데이터를 포함하는 레인들로 항상 채워지도록 조직화된다. 결과로서, 고속 버스는 메모리 시스템의 메모리 대역폭을 최대화하도록 메모리 허브로부터 메모리 트랜잭션들의 전송동안 결코 유휴상태가 되지 않는다.
A memory system includes a memory hub controller coupled to a plurality of memory modules each of which includes a memory hub. The memory hubs each include a transmit interface having a data organization system that organizes a command header and data for each of a plurality of memory transactions into lane groups each of which contain a predetermined number of lanes. Each of the lanes contains either parallel command header bits or parallel data bits. The lane groups are then converted to a serial stream of lanes and transmitted from the memory hubs through a high-speed bus. The lane groups are organized so that they are always filled with lanes containing either a command header or data. As a result, the high-speed bus is never idle during transmission of memory transactions from the memory hub thereby maximizing the memory bandwidth of the memory system. 