설계 규칙은 ASIC이 올바르게 작동하는지 확인하기 위해 반도체 제조 프로세스의 변동성을 고려하여 충분한 마진을 보장하도록 소정의 기하학적 연결 제한을 지정한다.
The design rules specify certain geometrical connection limits to ensure sufficient margins to account for the variability of the semiconductor manufacturing process to ensure that the ASIC works correctly.