측방향 박막 실리콘-온-인슐레이터(SOI) 디바이스는 반도전성 기판, 그 기판 상에 매립 절연층 및 매립 절연층 상에 측방향 MOS 디바이스를 포함하고, 제 1 도전형 타입의 바디 영역에 대향하여 제 2 도전형 타입의 바디 영역에 형성된 제 1 도전형 타입의 소스 영역을 갖는다. 바디 영역에 인접하여 제 1 도전형 타입의 측방향 드리프트 영역이 제공되며, 드래피트 영역에 의해 바디 영역으로부터 측방향으로 이격되어 제 1 도전형 타입의 드레인 영역이 제공된다. 게이트 전극이 절연 영역에 의해 바디 영역 및 드리프트 영역으로부터 절연된다면, 동작 동안 채널 영역이 형성되는 바디 영역의 일부상에 그리고 적어도 바디 영역에 인접한 측방향 드리프트 영역의 일부상에 게이트 전극이 제공된다. 최적의 낮은 "온"저항 및 높은 항복 전압의 조합을 제공하기 위해, 측방향 드리프트 영역에 실질적으로 두 개의 선형적 변화 드리프트 영역 부분이 상이한 도핑 프로파일 경사를 갖는 변화하는 측방향 도핑 프로파일이 제공된다. 구체적으로, 바디 영역에 인접한 측방향 드리프트 영역의 부분보다 드레인 영역에 인접한 측방향 드리프트 영역의 부분에서 도핑 프로파일의 경사가 더 높다.
A lateral thin-film Silicon-On-Insulator (SOI) device includes a semiconductor substrate, a buried insulating layer on the substrate and a lateral MOS device on the buried insulating layer and having a source region of a first conductivity type formed in a body region of a second conductivity type opposite to that of the first. A lateral drift region of a first conductivity type is provided adjacent the body region, and a drain region of the first conductivity type is provided laterally spaced apart from the body region by the drift region. A gate electrode is provided over a part of the body region in which a channel region is formed during operation and over at least a part of the lateral drift region adjacent the body region, with the gate electrode being insulated from the body region and drift region by an insulation region. In order to provide an optimum combination of low "on" resistance and high breakdown voltage, the lateral drift region is provided with a graded lateral doping profile, with two substantially linearly graded drift region portions having different doping profile slopes. Specifically, the slope of the doping profile is higher in the portion of the lateral drift region adjacent the drain region than in the portion of the lateral drift region adjacent the body region.