PMOS 트랜지스터(306), NMOS 트랜지스터(308) 및 풀업 회로(314)를 포함하는 반도체 소자용 입력버퍼회로(300)에 관한 것이다. 풀업 회로(314)는 PMOS 트랜지스터(306)의 벌크영역에 전압을 인가하여 입력버퍼(300)가 스위칭될 때 PMOS 트랜지스터(306)의 임계전압의 절대값이 일시적으로 낮아지게 하는 양의 기판바이어스 효과를 일으킨다. 이것은 입력버퍼(300)가 종래의 입력버퍼보다 더 빠르게 스위칭되도록 한다. 입력버퍼(300)는 인버터, NOR, NAND 또는 다른 입력버퍼이다. 
An input buffer circuit (300) for a semiconductor device that includes a PMOS transistor (306), an NMOS transistor (308), and a pull-up circuit (314). The pull-up circuit (314) applies a voltage to the bulk region of the PMOS transistor (306) causing a positive body effect which causes the absolute value of the voltage threshold of the PMOS transistor (306) to temporally lower when the input buffer (300) switches. This causes the input buffer (300) to switch faster than conventional input buffers. The input buffer (300) is an inverter, NOR, NAND, or other input buffer.