기판 내에 형성되고 채널 영역이 사이에 있는 이격된 소스 영역과 드레인 영역, 채널 영역의 제1 부분 위에 배치되면서 그로부터 절연되는 제1 게이트, 및 채널 영역의 제2 부분 위에 배치되면서 그로부터 절연되는 제2 게이트를 각각이 갖는 복수의 ROM 셀들, 및 복수의 ROM 셀들 위에 연장되는 전도성 라인을 포함하는 메모리 디바이스가 개시된다. 전도성 라인은 ROM 셀들의 제1 서브그룹의 드레인 영역들에 전기적으로 커플링되고, ROM 셀들의 제2 서브그룹의 드레인 영역들에 전기적으로 커플링되지 않는다. 대안으로, ROM 셀들의 제1 서브그룹은 각각이 채널 영역 내에 더 높은 임계 전압 주입 영역을 포함하는 반면, ROM 셀들의 제2 서브그룹은 각각이 채널 영역 내에 어떠한 더 높은 임계 전압 주입 영역을 포함하지 않는다.
A memory device that includes a plurality of ROM cells each having spaced apart source and drain regions formed in a substrate with a channel region therebetween, a first gate disposed over and insulated from a first portion of the channel region, a second gate disposed over and insulated from a second portion of the channel region, and a conductive line extending over the plurality of ROM cells. The conductive line is electrically coupled to the drain regions of a first subgroup of the ROM cells, and is not electrically coupled to the drain regions of a second subgroup of the ROM cells. Alternately, a first subgroup of the ROM cells each includes a higher voltage threshold implant region in the channel region, whereas a second subgroup of the ROM cells each lack any higher voltage threshold implant region in the channel region.