시스템은 또한, RQL 클럭 신호의 제1 사이클 동안 적어도 하나의 출력 조세프슨 접합을 통해 출력 펄스를 전파하도록 구성되는 출력 스테이지를 포함한다.
The system also includes an output stage configured to propagate an output pulse through the at least one output Josephson junction during a first cycle of the RQL clock signal.