도 5는 본 발명의 일 실시예에 따른 가변 저항 소자의 리셋 동작시 인가되는 리셋 전압 펄스를 나타낸 그래프이다.
FIG. 5 is a graph illustrating reset voltage pulses applied during a reset operation of a variable resistance element according to an embodiment of the present invention.