반도체 구조는 기판(32)을 제공하고, 상기 기판 상에 유전체 층(34)을 제공함으로써 제조된다. 폴리실리콘 바디(36)가 상기 유전체 층(34) 상에 형성되고, 금속 층(60)이 상기 폴리실리콘 바디(36) 상에 제공된다. 실리사이드화 공정이 수행되어, 상기 전체적인 폴리실리콘 바디(36)를 실질적으로 실리사이드하고, 이에 의해서 상기 유전체(34) 상에 게이트(62)를 형성한다. 대안적인 공정에서, 상기 폴리실리콘 바디(86) 상에 캡 층(90)이 제공되고, 상기 캡 층(90)은 상기 실리사이드화 공정에 앞서서 제거된다. 상기 폴리실리콘 바디(36, 86)가 상기 실리사이드화 공정에 앞서서 선택된 종으로 도핑되고, 상기 실리사이드화 공정동안 도펀트(39, 86)가 상기 유전체 층(34, 84)을 쪽으로 유도되어서, 상기 유전체(34, 84)에 인접한 곳에 고농도의 도펀트를 구비하는 게이트 부분(60, 150)을 형성하고, 이러한 종의 유형 및 농도는 형성된 게이트(62, 122)의 일함수를 결정하는 수단이 된다.
A semiconductor device is fabricated by providing a substrate (32), and providing a dielectric layer (34) on the substrate (32). A polysilicon body (36) is formed on the dielectric layer (34), and a metal layer (60) is provided on the polysilicon body (36). A silicidation process is undertaken to silicidize substantially the entire polysilicon body (36) to form a gate (62) on the dielectric (34). In an alternative process, a cap layer (90) is provided on the polysilicon body (86), which cap layer (90) is removed prior to the silicidation process. In both embodiments, the polysilicon body (36, 86) is doped with a chosen specie prior to the silicidation process, which dopant (39, 89), during the silicidation process, is driven toward the dielectric layer (34, 84) to form a gate portion (60, 150) having a high concentration thereof adjacent the dielectric (34, 84), the type and concentration of this specie being instrumental in determining the work function of the formed gate (62, 122).