상기 반도체 메모리 장치는 상기 클럭 신호를 지연하여 지연 클럭 신호를 발생하는 클럭 신호 지연 회로를 더 포함할 수 있다.
The semiconductor memory device may further include a clock signal delay circuit, which is configured to generate a delayed clock signal by delaying the clock signal.