본 발명은 양자화 및 양자화 잡음 필터링회로에 관한 것이다. 본 발명의 회로는, 직렬연결의 첫 번째의 디지털 제어 루프는 제1 워드 길이인 m 비트인 디지털 신호를 입력받고 상기 제1 워드 길이보다 짧은 제3 워드길이인 u 비트인 양자화된 출력 신호를 출력하는 복수개의 직렬 연결된 디지털 제어 루프, 각각의 디지털 제어 루프에 포함되고, 그 출력되는 양자화 오차 신호는 두 개로 분기되어 하나는 필터링되어 각각을 포함하는 디지털 제어 루프로 되먹여지고 다른 하나는 그것을 포함하는 디지털 제어 루프와 직렬 연결된 후단의 디지털 제어루프로 입력되는 양자화 회로, 제1 디지털 제어 루프의 양자화된 출력신호를 제외한 다른 디지털 제어 루프의 양자화된 출력신호를 필터링하는 디지털 필터 및 디지털 필터에서 필터링된 신호와 제1 디지털 제어 루프에서 출력된 양자화된 출력신호를 가산하고, 제2 워드길이인 n 비트의 신호를 전체 출력신호로써 출력하는 가산기로 구성된다.
The invention relates to a circuit configuration for quantization of digital signals and for filtering quantization noise. Said circuit configuration comprises a multitude of digital control loops connected in series and having quantizes. The digital signals having a word length of m-bits are fed to a first control loop in the series. The quantization error signal of each quantizes is filtered and fed back to the corresponding digital control loop. It is then fed to a downstream digital control loop. The quantized output signal of the first digital control loop is adapted to a third word length of u-bits which is smaller than the first word length. Except for the quantized output signal of the first digital control loop, the quantized output signals of the digital control loops of the series are respectively filtered by a digital filter. In an adder, said quantized output signals are then added to the first quantized output signal of the first digital control loop of the series to prevent quantization errors. The output signal of the adder has a second word length of n-bits and represents the quantized output signal of the circuit configuration.