Data processor and data-processing methodThe present technique relates to a data-processing method and a data processor capable of improving data error tolerance. In a case in which an LDPC code having a code length of 16,200 bits and an encoding rate of 8/15 is mapped to 16 signal points, a demultiplexer performs a switch in which bits b0, b1, b2, b3, b4, b5, b6, and b7 are respectively assigned to bits y0, y4, y3, y1, y2, y5, y6, and y7 when the sign bit for the 42 bits is set as b#i, and the #i+1th bit from the most significant bit among the symbol bits in the 42 bits of two contiguous symbols is set as y#i. The present technique can be applied, e.g., to a transmission system for transmitting LDPC codes.A data processing equipment, comprising:coding unit, it is that 16200 bits and encoding rate are 8/15 ldpc codings that its parity matrix based on ldpc code is carried out wherein code length; andcrosspoint, it exchanges the sign bit of the described ldpc code of being encoded by described coding unit and the symbol bits of any one code element corresponding to 16 signaling points being determined by 16qam,wherein, the described ldpc code of being encoded by described coding unit comprises information bit and parity bits,described parity matrix comprises the information matrix part corresponding with described information bit and the parity matrix part corresponding with described parity bits,by parity matrix initial value table, represent described information matrix part,described parity matrix initial value table is the form of position representing for the element 1 of the described information matrix parts of every 360 row, and is configured as follows:32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 71891788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 68936994 7074 7100 7277 7399 7476 7480 75372791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 59696029 6244 6645 6962 7203 7302 7454 7534574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 66406762 6786 6859 7043 7418 7431 755414 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 69707208 7218 7298 7454 7457 74624075 4188 7313 75535145 6018 7148 75073198 4858 6983 70333170 5126 5625 69012839 6093 7071 745011 3735 54132497 5400 72382067 5172 57141889 7173 73291795 2773 34992695 2944 67353221 4625 58971690 6122 68165013 6839 73581601 6849 74152180 7389 75432121 6838 70541948 3109 5046272 1,015 7464, andwhen storage in 8 memory cell of memory capacity with 16200/8 bit and while being assigned to two continuous code elements than the sign bit of 8 bits that are specially read from corresponding memory cell one time one, described crosspoint is set to bit b#i with respect to the #i+1 bit of high significant bit of the described sign bit of described 8 bits, and the #i+1 bit of high significant bit with respect to the symbol bits of 8 bits of described two code elements is set to bit y#i, and by bit b0, b1, b2, b3, b4, b5, b6 and b7 respectively with bit y0, y4, y3, y1, y2, y5, y6 and y7 exchange.
데이터 처리 장치, 및, 데이터 처리 방법본 기술은, 데이터의 에러에 대한 내성을 향상시킬 수 있는 데이터 처리 장치, 및, 데이터 처리 방법에 관한 것이다. 부호길이가 16200비트이고, 부호화율이 8/15인 LDPC부호가, 16개의 신호점에 매핑되는 경우에, 디멀티플렉서는, 4×2비트의 부호비트와, 연속하는 2개의 심볼의 4×2비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 각각, 비트 b#i와 y#i로 하면, b0을 y0으로, b1을 y4로, b2를 y3으로, b3을 y1로, b4를 y2로, b5를 y5로, b6을 y6으로, b7을 y7로, 각각 할당하는 교체를 행한다. 본 기술은, 예를 들면, LDPC부호를 전송하는 전송 시스템 등에 적용할 수 있다.LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 8/15인 LDPC부호화를 행하는 부호화부와,상기 부호화부에 의해 부호화된 LDPC부호의 부호비트를, 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체부를 구비하고,상기 부호화부에 의해 부호화된 LDPC부호는, 정보비트와 패리티비트를 포함하고,상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1인 요소의 위치를 360열마다 나타내는 테이블로서,32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 71891788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 75372791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 755414 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 74624075 4188 7313 75535145 6018 7148 75073198 4858 6983 70333170 5126 5625 69012839 6093 7071 745011 3735 54132497 5400 72382067 5172 57141889 7173 73291795 2773 34992695 2944 67353221 4625 58971690 6122 68165013 6839 73581601 6849 74152180 7389 75432121 6838 70541948 3109 5046272 1015 7464이고,상기 교체부는,8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,비트 b0을 비트 y0으로,비트 b1을 비트 y4로,비트 b2를 비트 y3으로,비트 b3을 비트 y1로,비트 b4를 비트 y2로,비트 b5를 비트 y5로,비트 b6을 비트 y6으로,비트 b7을 비트 y7로각각 교체하는 것을 특징으로 하는 데이터 처리 장치.