SURFACE TREATMENT FOR MULTI-LAYER WAFERS FORMED FROM LAYERS OF MATERIALS CHOSEN FROM AMONG SEMICONDUCTING MATERIALSThis invention relates to a process for treatment of a multi-layer wafer with materials having differential thermal characteristics, the process comprising a high temperature heat treatment step that can generate secondary defects, characterised in that this process includes a wafer surface preparation step before the high temperature heat treatment step.Process for treatment of a multi-layer wafer with materials having differential thermal characteristics, the process comprising a high temperature heat treatment step that can generate secondary defects, characterised in that this process includes a wafer surface preparation step before the high temperature heat treatment step. 2. Process according to the previous claim, characterised in that the said preparation step includes a step for thinning the wafer surface layer. 3. Process according to the previous claim, characterised in that the said preparation step includes polishing. 4. Process according to the previous claim, characterised in that polishing is mechanical-chemical polishing. 5. Process according to claim 1 or 2, characterised in that the said preparation step includes an ionic or chemical etching. 6. Process according to any one of the previous claims, characterised in that the said differential thermal characteristics correspond to a combination of the following two conditions: - at least some layers of the wafer are associated with different thermal expansion coefficients, - there is a layer with a significant thickness close to the surface layer of the wafer associated with a coefficient of thermal expansion that is significantly different from the coefficient of thermal expansion associated with the said surface layer. 7. Process according to any one of the previous claims, characterised in that the wafer includes a silicon support substrate and a surface layer made of Ge or SiGe. 8. Process according to any one of the previous claims, characterised in that the high temperature heat treatment is RTA annealing. 9. Process according to any one of the previous claims, characterised in that the high temperature heat treatment is a smoothing annealing. 10. Process according to any one of the previous claims, characterised in that the process includes a second treatment in association with the preparation step designed to prevent the appearance of defect lines during the high temperature heat treatment. 1Process according to the previous claim, characterised in that the said second treatment includes a second heat treatment. 12. Process according to the previous claim, characterised in that the said second heat treatment is done before the preparation step. 13. Process according to one of the two previous claims, characterised in that the said second heat treatment is carried out with a thermal budget lower than a limiting thermal budget beyond which defects will appear during the high temperature heat treatment. 14. Process according to the previous claim, characterised in that the wafer is an SOQ wafer and the second heat treatment is carried out with a thermal budget less than or equal to the thermal budget corresponding to two hours of annealing at a temperature of 700°C. 15. Process according to claim 13, characterised in that the wafer is a Germanium on Silicon wafer and the second heat treatment is carried out with a thermal budget less than or equal to the thermal budget corresponding to two hours of annealing at a temperature of 500°C. 16. Process according to one of the six previous claims, characterised in that the said second treatment includes a second chemical treatment. 17. Process according to the previous claim, characterised in that the said second chemical treatment is carried out after the preparation step. 18. Process according to the previous claim, characterised in that the said second chemical treatment uses the RIE type of wet etching or dry etching. 19. Process according to one of the two previous claims, characterised in that the second chemical treatment is associated with an oxide deposition and then selective etching of the oxide so as to define an etching pattern. 20. Process according to either claim 17 or 18, characterised in that the said second chemical treatment uses overlapping back face etching. 2Process according to any one of the eleven previous claims, characterised in that the said second treatment includes a second mechanical treatment. 22. Process according to the previous claim, characterised in that the said second mechanical treatment is carried out after the preparation step. 
반도체 재료들에서 선택된 재료층들로 형성된 다층웨이퍼표면처리방법본 발명은 이차 결함을 생성할 수 있는 고온 열처리로 구성된, 차별된 열적 특성을 가지는 재료들의 다층웨이퍼 처리공정에 있어서, 상기 고온 열처리 단계 전에 웨이퍼 표면 제조 단계를 포함하는 것을 특징으로 하는, 공정에 관한 것이다. 2차 결함을 생성할 수 있는 고온 열처리 단계를 포함하는, 차등 열 특성을 갖는 재료로 다층 웨이퍼를 처리하는 방법으로서, 이 프로세스는 고온 열처리 단계 이전에 웨이퍼 표면 준비 단계를 포함하는 것을 특징으로 하는 방법._x000D_
제1항에 있어서, 상기 준비 단계는 웨이퍼 표면층을 얇게 하는 단계를 포함하는 것을 특징으로 하는 방법._x000D_
제1항에 있어서, 상기 준비 단계가 연마를 포함하는 것을 특징으로 하는 방법._x000D_
제1항 내지 제3항 중 어느 한 항에 있어서, 연마가 기계적-화학적 연마인 것을 특징으로 하는 방법. 제1항 또는 제2항에 있어서, 상기 제조 단계가 이온 또는 화학적 에칭을 포함하는 것을 특징으로 하는 방법. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 차등 열 특성은 다음 두 조건의 조합에 대응하는 것을 특징으로 하는 방법: - 웨이퍼의 적어도 일부 층은 상이한 열팽창 계수와 연관되고, 상기 표면층과 관련된 열팽창 계수와 상당히 다른 열팽창 계수와 관련된 웨이퍼의 표면층에 가까운 상당한 두께를 갖는 층._x000D_
제1항 내지 제6항 중 어느 한 항에 있어서, 웨이퍼가 실리콘 지지 기판 및 Ge 또는 SiGe로 이루어진 표면층을 포함하는 것을 특징으로 하는 방법. 제1항 내지 제7항 중 어느 한 항에 있어서, 고온 열처리가 RTA 어닐링인 것을 특징으로 하는 방법._x000D_
제1항 내지 제8항 중 어느 한 항에 있어서, 고온 열처리가 평활화 어닐링인 것을 특징으로 하는 방법. 제1항 내지 제9항 중 어느 한 항에 있어서, 고온 열처리 동안 결함 라인의 출현을 방지하도록 설계된 제조 단계와 관련된 제2 처리를 포함하는 것을 특징으로 하는 방법._x000D_
제1항 내지 제1항 중 어느 한 항에 있어서, 상기 제2 처리는 제2 열처리를 포함하는 것을 특징으로 하는 방법._x000D_
제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제2 열처리는 제조 단계 전에 수행되는 것을 특징으로 하는 방법. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 제2 열처리는 고온 열처리 동안 결함이 나타날 제한 열 수지보다 낮은 열 수지로 수행되는 것을 특징으로 하는 방법. 제1항 내지 제13항 중 어느 한 항에 있어서, 웨이퍼가 SOQ 웨이퍼이고 제2 열처리가 700°의 온도에서 2시간의 어닐링에 상응하는 열 예산 이하의 열 예산으로 수행되는 것을 특징으로 하는 방법. 제13항에 있어서, 웨이퍼가 실리콘 상의 게르마늄 웨이퍼이고 2차 열처리가 500℃의 온도에서 2시간의 어닐링에 상응하는 열 예산 이하의 열 예산으로 수행되는 것을 특징으로 하는 방법. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 제2 처리가 제2 화학 처리를 포함하는 것을 특징으로 하는 방법. 제1항 내지 제16항 중 어느 한 항에 있어서, 상기 제2 화학적 처리가 제조 단계 후에 수행되는 것을 특징으로 하는 방법. 제1항 내지 제17항 중 어느 한 항에 있어서, 상기 제2 화학적 처리는 RIE 유형의 습식 에칭 또는 건식 에칭을 사용하는 것을 특징으로 하는 방법. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 제2 화학적 처리는 산화물 증착 및 그 다음 에칭 패턴을 정의하기 위해 산화물의 선택적 에칭과 연관되는 것을 특징으로 하는 방법._x000D_
제17항 또는 제18항에 있어서, 상기 제2 화학적 처리는 중첩 후면 에칭을 사용하는 것을 특징으로 하는 방법. 제11항 내지 제11항 중 어느 한 항에 있어서, 상기 제2 처리는 제2 기계적 처리를 포함하는 것을 특징으로 하는 방법. 제1항 내지 제21항 중 어느 한 항에 있어서, 상기 제2 기계적 처리가 제조 단계 후에 수행되는 것을 특징으로 하는 방법._x000D_
_x000D_
