High-dynamic image sensorThe invention proposes an image sensor having a functional architecture and an optimized pixel structure for promoting easy high-dynamic reconstruction without compromising on compactness. The image sensor uses a structure of pixels (fig.2) that vertically share, in pairs, at least one read node, and comprises a memory node for temporarily storing charges. The image sensor provides a layout of thepixel control rows such that commands to transfer charges (TRA) from the photodiode (PH) to the memory node (MN) apply vertically, to the pixels of one and the same column, and the other signals apply horizontally to the pixels of one and the same row, and said vertical transfer command rows are driven so as to apply two different exposure times, one to the even columns and the other to the odd columns. The pixels and the read circuit are driven so as to perform one read operation per vertical pair of pixels, which supplies a digital value (Vr) that represents the analogue sum of the chargesintegrated by the two pixels of the pair, over the exposure time associated with the column of the pair. A digital processing block is configured so as to calculate, for each vertical pair of pixels,an interpolated digital value (Vir) corresponding to the other exposure time, and select the value from the one associated with the long exposure time and the one associated with the short exposure time as high-dynamic digital value through comparison with at least one threshold. A periodic pattern of coloured filters makes it possible to create an HDR-mode colour image sensor, by defining a macro-pixel covering 4 blocks of 2 by 2 pixels, with one block per coloured filter colour of the pattern, promoting additional horizontal grouping in each block.An active pixel image sensor, comprising:-by row (r)i) and according to column (c)j) an array of arrayed pixels (1) in which rows (r) are arrangedi) constituting a horizontal arrangement of pixels, and columns (c)j) a vertical arrangement of pixels is formed;-a reading circuit (3) comprising each column of pixels (c)j) separate read path (rc)j) and for determining, by analog-to-digital conversion, a digital value representing an amount of charge accumulated by each pixel during a pixel exposure time, and supplying the determined digital value in turn to each read path for each row in the array at the time of output;-a digital processing module (4) for performing digital processing on said digital values provided when reading the circuit output;wherein the pixel structure may be such that each pixel comprises:a photodiode (phd), a storage node (mn) and a read node (fd),a first reset transistor (t1) of a photodiode for selectively resetting the photodiode,a read node second reset transistor (t2) for selectively resetting the read node,a first transfer transistor (ta) for selectively allowing transfer of charge accumulated by the photodiode into the storage node (mn),a second transfer transistor (tb) for selectively allowing the charge stored in the storage node (mn) to be transferred into the reading node (fd),-a transistor (tf) mounted on a voltage follower for selectively applying a voltage to a terminal of said read node (fd) on a pixel column read path (rcj) when a row of pixels is selected for reading, characterized in that:in each column of pixels, the read node, the reset transistor of the read node and the transistor mounted on the voltage follower are all vertically shared by at least two consecutive pixels in the column,-the first and second reset transistors (t1, t2) and the second transfer transistor (tb) are controlled by respective control signals (rstl < i >, rst2< i >, trb < i, i + l >) which are common to all pixels on the same row,and the first transfer transistor (ta) is controlled by a control signal (tra < j >) common to all pixels on the same column;the sensor further comprises a controller (2) for controlling the pixel transistor, the read circuit and the digital processing module to control global shutter image capture in a high dynamic range mode, comprising:global shutter integration phase, including-the odd columns of pixels are globally exposed for a first integration time (tl) starting after global reset of the photodiodes in the array and ending at the same time for all pixels of the odd columns, including a first global transfer of charge from the photodiodes to the storage nodes of said pixels (gtra-l);-the pixels of the even columns are exposed in their entirety for a second integration time (ts), different from the first, which starts after a global reset of the photodiodes in the array and ends simultaneously for all the pixels of the even columns, including a first overall transfer (gtra-s) of charge from the photodiodes to the storage nodes (mn) of said pixels, and thenrows (lp)ii+1) -pair-wise sequential reading phases, on the same column (cj), the pixels in each pair of rows forming, two by two, vertical pixel pairs on a shared reading node (sn), said reading phases being: for each pair of vertical pixels (pp)(i,i+1)j) the reading sequence of each pair of rows comprises the following steps:-determining a first digital value (v) by a reading circuit (2)r) the first digital value is an analog summation range of the electric charges accumulated by each pixel in the vertical pixel pair during the corresponding column exposure time, and then-performing, for at least two pairs of vertical pixels on the front and rear adjacent columns of the column in which the vertical pixel pair concerned lies, a horizontal interpolation (f) by means of a digital processing module (4) of a first digital value determined according to the reading order of the current row pairih) to determine a second digital value (v) corresponding to a further exposure timeir) wherein the adjacent column is associated with the other exposure time,-determining a high dynamic range output value (vhdr) of said vertical pixel pair from said read first digital value and said interpolated second digital value, at least in comparison with a first threshold value (vsat).
하이-다이나믹 이미지 센서본 발명은 소형화를 손상시키지 않으면서 용이한 하이-다이나믹 재구성을 촉진하기 위한 기능적 아키텍처 및 최적화된 픽셀 구조를 갖는 이미지 센서를 제안한다. 이미지 센서는 적어도 하나의 판독 노드를 수직으로 쌍을 지어 공유하는 픽셀들의 구조(도 2)를 사용하고, 전하들을 일시적으로 저장하기 위한 메모리 노드를 포함한다. 이미지 센서는 전하들을 포토다이오드(PH)로부터 메모리 노드(MN)로 전송하는 커맨드(TRA)들이 수직으로 하나의 동일한 컬럼의 픽셀들에 인가되고, 다른 신호들이 수평으로 하나의 동일한 로우의 픽셀들에 인가되는 픽셀 제어 로우들의 레이아웃을 제공하며, 상기 수직 전송 커맨드 로우들은 두 개의 상이한 노출 시간을, 하나는 짝수 컬럼들에 적용하고 다른 하나는 홀수 컬럼들에 적용하도록 구동된다. 픽셀들 및 판독 회로는 수직 픽셀 쌍당 하나의 판독 동작을 수행하도록 구동되며, 판독 동작은 쌍의 컬럼과 연관된 노출 시간에 걸쳐 쌍의 두 개의 픽셀에 의해 통합된 전하의 아날로그 합을 나타내는 디지털 값 (Vr)을 제공한다. 디지털 처리 블록은 각각의 수직 픽셀 쌍마다, 다른 노출 시간에 대응하는 보간된 디지털 값(Vir)을 계산하고, 적어도 하나의 임계 값과의 비교를 통해 하이-다이나믹 디지털 값으로서 긴 노출 시간과 연관된 값 및 짧은 노출 시간과 연관된 값으로부터 값을 선택하도록 구성된다. 컬러 필터들의 주기적인 패턴은 패턴의 컬러 필터의 컬러당 하나의 블록씩 4 개의 2x2 픽셀 블록을 커버하는 매크로 픽셀을 정의하여 각 블록에서 추가적인 수평 그룹화를 조성함으로써, HDR 모드 컬러 이미지 센서를 만들 수 있게 한다.액티브 픽셀들을 갖는 이미지 센서로서,- 로우들(ri) 및 컬럼들(Cj)로 배열된 픽셀 매트릭스(1) - 상기 로우들(Ri)은 픽셀들의 수평 정렬을 정의하고 상기 컬럼들(Cj)은 픽셀들의 수직 정렬을 정의함 -;- 픽셀들의 컬럼(Cj)당 하나의 개별 판독 채널(rcj)을 포함하고, 상기 픽셀의 노출 시간 동안 픽셀에 의해 통합된 전하량을 나타내는 디지털 값을 아날로그-디지털 변환에 의해 확정하고, 상기 매트릭스의 각 로우마다 각각의 판독 채널에서 확정된 상기 디지털 값들을 출력에서 연속적으로 공급하도록 구성된 판독 회로(3);- 상기 출력에서 상기 판독 회로에 의해 공급되는 상기 디지털 값들에 대해 디지털 처리 동작들을 적용하도록 구성된 디지털 처리 블록(4)을 포함하고,상기 픽셀들의 구조는 각각의 픽셀이:● 포토다이오드(PHD), 메모리 노드(MN) 및 판독 노드(SN), 및● 상기 포토다이오드를 선택적으로 재초기화하도록 구성된 제1 포토다이오드 재초기화 트랜지스터(T1),● 상기 판독 노드를 선택적으로 재초기화하도록 구성된 제2 판독 노드 재초기화 트랜지스터(T2),● 상기 포토다이오드에 의해 통합된 전하들을 상기 메모리 노드(MN)로 전송하는 것을 선택적으로 허가하기 위한 제1 전송 트랜지스터(TA),● 상기 메모리 노드(MN)에 저장된 전하들을 상기 판독 노드(SN)로 전송하는 것을 선택적으로 허가하기 위한 제2 전송 트랜지스터(TB),● 전압 팔로워로서 실장되고, 상기 픽셀의 로우가 판독 선택될 때, 상기 픽셀의 컬럼의 상기 판독 채널(rcj)상의 상기 판독 노드(SN)의 단자들에 선택적으로 전압을 인가하도록 구성된 트랜지스터(TF)를 포함하도록 되어 있고,● 픽셀들의 각 컬럼에서, 상기 판독 노드, 상기 판독 노드 재초기화 트랜지스터 및 상기 전압 팔로워로서 실장된 상기 트랜지스터는 상기 컬럼의 적어도 두 개의 연속 픽셀에 의해 수직으로 공유되고,● 상기 제1 및 제2 재초기화 트랜지스터(T1, T2) 및 상기 제2 전송 트랜지스터(TB)는 주어진 로우의 모든 픽셀에 의해 공유된 각자의 제어 신호(Rst1<i>, Rst2<i>, TRB<i,i+1>)에 의해 각각 구동되고, 상기 제1 전송 트랜지스터(TA)는 픽셀들의 주어진 컬럼의 모든 픽셀에 의해 공유된 제어 신호(TRA<J>)에 의해 구동되고;상기 센서는 또한 상기 픽셀들의 상기 트랜지스터들, 상기 판독 회로 및 상기 디지털 처리 블록을 구동하여 하이-다이나믹 모드(high-dynamic mode)에서 글로벌 셔터(global shutter)에 의한 이미지 감지를 제어하도록 구성된 제어기(2)를 포함하고, 상기 하이-다이나믹 모드는:● 글로벌 셔터에 의한 통합 국면 - 상기 통합 국면은,- 상기 포토다이오드들로부터 상기 픽셀들의 상기 메모리 모드로의 전하들의 제1 글로벌 전송(GTRA-L)에 따라, 상기 매트릭스의 상기 포토다이오드들의 글로벌 재초기화 이후에 시작하고, 상기 홀수 컬럼들의 모든 픽셀에 대해 동시에 끝나는 제1 통합 시간(TL) 동안 상기 홀수 컬럼들의 픽셀들의 글로벌 노출; 및- 포토다이오드들로부터 상기 픽셀들의 메모리 노드(MN)로의 전하들의 제1 글로벌 전송(GTRA-S)에 따라, 상기 매트릭스의 상기 포토다이오드들의 글로벌 재초기화 이후에 시작하고, 상기 짝수 컬럼들의 모든 픽셀에 대해 동시에 끝나는, 상기 제1 통합 시간과 상이한, 제2 통합 시간(TS) 동안 상기 짝수 컬럼들의 픽셀들의 글로벌 노출을 포함함 -, 및 그 다음에● 로우 쌍(LPi,i+1)별로, 순차적인 판독 국면을 포함하고, 주어진 컬럼(Cj)에 위치한 로우 쌍의 픽셀들은, 쌍으로, 공유 판독 노드(SN)를 갖는 수직 픽셀 쌍을 형성하고, 상기 판독 국면은 각 수직 픽셀 쌍(PP(i,i+1)j)마다 로우 쌍의 판독 시퀀스가 하기의 단계들:- 상기 판독 회로(2)에 의해, 상기 각 컬럼의 상기 노출 시간 동안 상기 수직 픽셀 쌍의 픽셀들 각각에 의해 통합된 전하들의 아날로그 합의 측정 값인 제1 디지털 값(Vr)을 확정하는 단계, 그런 다음- 고려되는 상기 수직 픽셀 쌍의 상기 컬럼의 양 측에서, 이웃 컬럼들상의 적어도 두 개의 수직 픽셀 쌍마다, 현재 로우 쌍의 상기 판독 시퀀스에서 확정된 제1 디지털 값들의 상기 디지털 처리 블록(4)에 의한 수평 보간(FIH)에 의해, 상기 다른 노출 시간에 대응하는 제2 디지털 값(Vjr)을 확정하는 단계 - 상기 이웃 컬럼들은 상기 다른 노출 시간과 연관됨 -, 및- 판독된 상기 제1 디지털 값 및 보간되는 상기 제2 디지털 값으로부터, 적어도 하나의 제1 임계 값(VSAT)과의 비교에 의해, 상기 수직 픽셀 쌍마다 하이-다이나믹 출력 값(VHDR)을 확정하는 단계를 포함하도록 되어 있는 것을 특징으로 하는, 이미지 센서.