THRESHOLD VOLTAGE SENSING METHOD FOR OLED DRIVING THIN FILM TRANSISTORA threshold voltage sensing method for an OLED driving thin film transistor. The method comprises: providing two different data voltages by setting a data signal so that a driving thin film transistor forms two different gate-source voltages, and then separately sensing, by means of an external sensing and processing circuit (2), current flowing through the driving thin film transistor under the two different gate-source voltages; and calculating, by a central processing unit (24), a threshold voltage of an OLED driving thin film transistor by means of the two gate-source voltages, two pieces of current data, and a computing formula based on a current formula of the driving thin film transistor. The method can accurately obtain the threshold voltage of the driving thin film transistor of each pixel in an OLED display devic, improve the threshold voltage compensation effect of the OLED driving thin film transistor, and improve OLED display quality.A threshold voltage detection method of an OLED drive thin film transistor, comprising steps of: step S1, providing an OLED display device drive system, comprising a sub pixel driving circuit and a detection process circuit electrically coupled to the sub pixel driving circuit; the sub pixel driving circuit comprises: a first thin film transistor, a second thin film transistor, a third thin film transistor, a first capacitor and an organic light emitting diode; a gate of the first thin film transistor receiving a scan signal, and a source receiving a data signal, and a drain being electrically coupled to a first node; a gate of the second thin film transistor being electrically coupled to the first node, and a source being electrically coupled to a second node, and a drain receiving a direct current voltage signal; a gate of the third thin film transistor receiving a detection signal, and a source being electrically coupled to the second node, and a drain being electrically coupled to the detection process circuit; one end of the first capacitor being electrically coupled to the first node, and the other end being electrically coupled to the second node; an anode of the organic light emitting diode being electrically coupled to the second node, and a cathode is grounded; the second thin film transistor being a drive thin film transistor; the detection process circuit comprising: a current integrator electrically coupled to the drain of the third thin film transistor, a CDS sampler (correlated double sampler) electrically coupled to the current integrator, an analog to digital converter electrically coupled to the CDS sampler and a central process unit electrically coupled to the analog to digital converter; step S2, the scan signal and the detection signal providing high voltage levels at the same time, and the first thin film transistor and the third thin film transistor being on at the same time, and the data signal writing a first data voltage to the gate of the second thin film transistor, and the second thin film transistor being on, and the detection process circuit detecting a source voltage of the second thin film transistor and a current flowing through the second thin film transistor to obtain a first source voltage and a first current data, and saving the first data voltage, the first source voltage and the first current data in the central process unit; step S3, both the scan signal and the detection signal being kept at the high voltage level, and both the first thin film transistor and the third thin film transistor being kept to be on, and the data signal writing a second data voltage, which is different from the first data voltage to the gate of the second thin film transistor, and the second thin film transistor being on, and the detection process circuit detecting a source voltage of the second thin film transistor and a current flowing through the second thin film transistor to obtain a second source voltage and a second current data, and saving the second data voltage, the second source voltage and the second current data in the central process unit, and a set integration time of the current integrator as detecting the current flowing through the second thin film transistor is the same as a set integration time of the current integrator as detecting the current flowing through the second thin film transistor in step S2; step S4, the central process unit calculating and obtaining a threshold voltage of the second thin film transistor according to a default formula and the first data voltage, the first source voltage, the first current data, the second data voltage, the second source voltage and the second current data which are saved; the default formula is: DataI1/DataI2=Vg1−Vs1−Vth2/Vg2−Vs2−Vth2 wherein DataI1 is the first current data, and DataI2 is the second current data, and Vg1 is the first data voltage, and Vs1 is the first source voltage, and Vg2 is the second data voltage, and Vs2 is the second source voltage, and Vth is the threshold voltage of the second thin film transistor.
OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법본 발명은 OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법을 제공하고, 해당 방법은 데이터 신호를 설정하는 것을 통하여 두 개의 서로 다른 데이터 전압을 제공하여, 구동 박막 트랜지스터로 하여금 두 개의 서로 다른 게이트 소스 전압을 형성하도록 하며, 다시 외부의 센싱 처리 회로를 통하여 해당 두 개의 서로 다른 게이트 소스 전압 하에 구동 박막 트랜지스터를 흐르는 전류를 각각 센싱하고, 중앙처리장치는 두 개의 게이트 소스 전압, 두 개의 전류 데이터, 및 구동 박막 트랜지스터 전류 공식을 기초로 하는 계산 공식을 통하여 OLED 구동 박막 트랜지스터의 임계 전압을 계산하여 얻어, OLED 디스플레이 소자 중 각 픽셀의 구동 박막 트랜지스터의 임계 전압을 정확하게 획득할 수 있고, OLED 구동 박막 트랜지스터의 임계 전압 보상 효과를 개선하며, OLED 디스플레이 품질을 향상한다.OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법에 있어서,다음과 같은 단계를 포함하고:단계 S1에서, 서브 픽셀 구동 회로, 및 상기 서브 픽셀 구동 회로와 전기적 연결되는 센싱 처리 회로를 포함하는 하나의 OLED 디스플레이 장치 구동 시스템을 제공하고;상기 서브 픽셀 구동 회로는 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제1 커패시터, 및 유기 발광 다이오드를 포함하며;상기 제1 박막 트랜지스터의 게이트에 스캐닝 신호가 접속되고, 소스에 데이터 신호가 접속되며, 드레인은 제1 노드를 전기적 연결하고; 상기 제2 박막 트랜지스터의 게이트는 제1 노드를 전기적 연결하며, 소스는 제2 노드를 전기적 연결하고, 드레인에 직류 전압 신호가 접속되며; 상기 제3 박막 트랜지스터의 게이트에 센싱 신호가 접속되고, 소스는 제2 노드를 전기적 연결하며, 드레인은 센싱 처리 회로를 전기적 연결하고; 상기 제1 커패시터의 일단은 제1 노드를 전기적 연결하며, 타단은 제2 노드를 전기적 연결하고; 상기 유기 발광 다이오드의 양극은 제2 노드를 전기적 연결하며, 음극은 접지하고;상기 제2 박막 트랜지스터는 구동 박막 트랜지스터이며;상기 센싱 처리 회로는: 상기 제3 박막 트랜지스터의 드레인과 전기적 연결되는 전류 적분기, 상기 전류 적분기와 전기적 연결되는 CDS 샘플러, 상기 CDS 샘플러와 전기적 연결되는 아날로그 디지털 변환기, 및 상기 아날로그 디지털 변환기와 전기적 연결되는 중앙처리장치; 를 포함하고;단계 S2에서, 상기 스캐닝 신호와 센싱 신호는 동시에 하이 포텐셜을 제공하며, 상기 제1과 제3 박막 트랜지스터는 동시에 동작하고, 데이터 신호는 제2 박막 트랜지스터의 게이트에 제1 데이터 전압을 입력하며, 상기 제2 박막 트랜지스터는 동작하고, 상기 센싱 처리 회로는 제2 박막 트랜지스터의 소스 전압, 및 제2 박막 트랜지스터를 흐르는 전류를 센싱하며, 제1 소스 전압과 제1 전류 데이터를 얻고, 제1 데이터 전압, 제1 소스 전압과 제1 전류 데이터를 중앙처리장치에 저장하며;단계 S3에서, 상기 스캐닝 신호와 센싱 신호는 모두 하이 포텐셜을 유지하고, 상기 제1과 제3 박막 트랜지스터는 모두 동작을 유지하며, 데이터 신호는 제2 박막 트랜지스터의 게이트에 제1 데이터 전압과 다른 제2 데이터 전압을 입력하고, 상기 제2 박막 트랜지스터는 동작하며, 상기 센싱 처리 회로는 제2 박막 트랜지스터의 소스 전압, 및 제2 박막 트랜지스터를 흐르는 전류를 센싱하고, 제2 소스 전압과 제2 전류 데이터를 얻으며, 제2 데이터 전압, 제2 소스 전압과 제2 전류 데이터를 중앙처리장치에 저장하고, 제2 박막 트랜지스터를 흐르는 전류를 센싱할 시 설정한 전류 적분기의 적분 시간은 단계 S2에서 제2 박막 트랜지스터를 흐르는 전류를 센싱할 시 설정한 전류 적분기의 적분 시간과 동일하며;단계 S4에서, 상기 중앙처리장치는 기 설정된 계산 공식, 및 저장된 제1 데이터 전압, 제1 소스 전압, 제1 전류 데이터, 제2 데이터 전압, 제2 소스 전압과 제2 전류 데이터에 근거하여 상기 제2 박막 트랜지스터의 임계 전압을 계산하여 얻고;상기 기 설정된 계산 공식은: DataI1/DataI2=(Vg1-Vs1-Vth)2/(Vg2-Vs2-Vth)2 이며DataI1은 제1 전류 데이터이고, DataI2는 제2 전류 데이터이며, Vg1은 제1 데이터 전압이고, Vs1은 제1 소스 전압이며, Vg2는 제2 데이터 전압이고, Vs2는 제2 소스 전압이며, Vth는 제2 박막 트랜지스터의 임계 전압인, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.