Digital correlator for receptor of signals from satellite radio-navigation systemsThe present invention pertains to the field of radio-navigation and provides for the combined use of a processor both for positioning and for telecommunication. To this end, a first and a second decision-making units have their control inputs and outputs connected through buses to a data exchange unit. The signal inputs of the first decision-making unit are connected respectively to the outputs of a second and a third integrators, while the signal inputs of the second decision-making unit are connected respectively to the outputs of a first and a fourth integrators. Each decision-making unit comprises two module-defining devices, an adder having its inputs connected to the outputs of the module-defining devices, a threshold register as well as three threshold devices having their signal inputs connected respectively to the output of the adder and to the outputs of the first and second module-defining devices. The reference input of the first threshold device is connected to the first output of the threshold register, while the reference inputs of the second and third outputs of the threshold devices are further connected through an OR circuit to the input of a detection signal formatter.A digital correlator that receives the receiver of satelline radio-navigation systems signal comprises: input signal switch, the signal input part of its input end formation digital correlator; the exchanges data unit, warp is data bus connection processing device and the output terminal that is connected the first, second, third and the 4th storage unit accordingly, and is connected to the control input end of the numerical reference c/a code generator of digital carrier maker, control register and srns gps/glonass system; the input end of clock of storage unit, numerical code maker, numerical reference carrier wave maker and programmable delay line forms the input end of clock of digital correlator; the control input end of input signal switch connects first output terminal of control register; the output terminal of input signal switch connects the first input end of first and second digital mixers of homophase and quadrature relevant treatment channel respectively, its second input end connects ' cosine ' and ' sine ' output terminal of digital carrier maker respectively, its output terminal connects the node between the first input end of first and second detuners, and the node between the first input end of connection third and fourth detuner, the output terminal of these detuners connects the signal input part of the first, second, third and the 4th storage unit respectively; first with second input end of the 4th detuner the output with punctual (accurately) copy ' p ' of the benchmark c/a sign indicating number of programmable delay line is connected; second is connected with the difference ' e-l ' of second input end of the 3rd detuner and the c/a sign indicating number of programmable delay line or in the output of preceding ' e ' copy, the signal input part of programmable delay line is connected with the output terminal of the carrier wave maker of the c/a sign indicating number of srnsgps/glonass satellite navigation system, the output terminal of the signal input part linking number character code maker of this maker; the control input end of the c/a sign indicating number carrier wave maker of srns gps/glonass satelline radio-navigation systems and the control input end of programmable delay line are connected first and second output terminals of control register respectively, it is characterized in that this digital correlator also comprises: first and second identifying units, its control input end is connected with the exchanges data unit with the bus of output terminal through correspondence; first and second signal input parts of first identifying unit connect the output terminal of the second and the 3rd storage unit respectively; first and second signal input parts of second identifying unit connect the output terminal of the first and the 4th storage unit respectively; each identifying unit comprises: first and second moulds are determined device, and its input end forms first signal input part and the secondary signal input end of identifying unit respectively; totalizer, its input end connection mode is determined the output terminal of device; threshold register, its input end forms the control input end of identifying unit; first, second and the 3rd threshode devices, its signal input part connects the output terminal of totalizer and the output terminal that first and second moulds are determined device respectively; the benchmark input end of first threshold device connects first output terminal of threshold register, and second is connected second output terminal of threshold register with the benchmark input end of the 3rd threshode devices; the output terminal of threshode devices is connected to the input end of a detection signal reshaper through an or circuit, and the output terminal of this reshaper is the output terminal of identifying unit.
무선 항법시스템의 위성신호 수신기의 디지탈 상관기본 발명은 무선 항법기술 분야에 관한 것으로, 위치 탐색과 통신 모두를 위한 단일 프로세서의 복잡한 사용 문제를 해결하다. 발명의 장치는 제1 및 제2 결정부를 더 구비하며, 상기 각 결정부의 제어 입력단과 출력단은 각 버스를 통해 데이터 교환부에 연결되며, 상기 제1 결정부의 제1 및 제2 신호 입력단들은 상기 제2 및 제3 저장부의 출력단들에 각각 연결되고, 상기 제2 결정부의 제1 및 제2 신호 입력단들은 상기 제1 및 제4 저장부의 출력단들에 각각 연결되고, 상기 각 결정부는 입력단들이 상기 결정부의 제1 및 제2 신호 입력단들을 각각 형성하는 제1 및 제2 계수 결정 장치들과, 상기 계수 결정 장치들의 출력단들에 연결된 입력단들을 가지는 가산기와, 상기 결정부의 제어 입력단을 형성하는 입력단을 가지는 임계값 레지스터와, 신호 입력단들이 상기 가산기의 출력단과 상기 제1 및 제2 계수 결정 장치의 출력단들에 각각 연결된 제1 내지 제3 임계값 장치들을 구비하고, 상기 제1 임계값 장치의 기준 입력단은 상기 임계값 레지스터의 제1 출력단에 연결되며, 상기 제2 및 제3 임계값 장치의 기준 입력단들은 상기 임계값 레지스터의 제2 출력단에 연결되며, 상기 임계값 장치들의 출력단들은 OR 회로를 통해 검출신호 성형기의 입력단에 연결되며, 상기 검출신호 성형기의 출력단은 상기 결정부의 출력단에 결된다.위성 무선 항법시스템의 신호를 수신하는 수신기의 디지털 상관기에 있어서, 상기 디지털 상관기는 상기 디지털 상관기의 신호입력단들을 형성하는 입력단들을 가지는 입력 신호 스위치와; 프로세서, 제1 내지 제4 저장부의 출력단들, 그리고 GPS/GLONASS 위성 무선 항법 시스템의 반송파 발생기, 제어 레지스터 및 디지털 C/A 코드 발생기의 제어입력단들에 각 버스를 통해 연결되는 데이터 교환부를 구비하며, 상기 저장부들, 디지털 코드 발생기, 디지털 반송파 발생기 및 프로그램 가능한 지연 라인의 클럭 입력들은 상기 디지털 상관기의 클럭 입력을 형성하며, 상기 입력 신호 스위치의 제어입력단은 상기 제어 레지스터의 제1 출력단에 연결되고, 상기 입력 신호 스위치의 출력단은 동위상 및 직각위상 상관도 처리 채널들의 제1 및 제2 디지털 혼합기들의 제1 입력단들에 각각 연결되며, 상기 제1 및 제2 디지털 혼합기들의 제2 입력단들은 상기 디지털 반송파 발생기의 "cosine" 및 "sine" 출력단들에 각각 연결되며, 상기 제1 및 제2 디지털 혼합기들의 출력단들은 제1 및 제2 복조기들의 제1 입력단들 사이의 접점과, 제3 및 제4 복조기들의 제1 입력단들 사이의 접점, 그리고 상기 제1 내지 제4 저장부의 신호입력단들에 각각 연결되며, 상기 제1 및 제4 복조기들의 제2 입력단들은 프로그램 가능한 지연 라인의 기준 C/A 코드의 정시 사본 "P" 출력단에 연결되며, 상기 제2 및 제3 복조기의 제2 입력단들은 상기 프로그램 가능한 지연 라인의 기준 C/A 코드의 "E-L"차 사본 또는 조기 "E" 사본 출력단에 연결되며, 상기 프로그램 가능한 지연 라인의 신호 입력단은 상기 GPS/GLONASS 위성 무선 항법시스템의 C/A 코드의 반송파 발생기의 출력단에 연결되며, 상기 반송파 발생기의 신호 입력단은 디지털 코드 발생기의 출력단에 연결되며, 상기 GPS/GLONASS 위성 무선 항법시스템의 C/A 코드의 반송파 발생기의 제어 입력단과 상기 프로그램 가능한 지연 라인의 제어 입력단은 상기 제어 레지스터의 제1 및 제2 출력단에 각각 연결되는 상기 디지털 상관기에 있어서, 상기 디지털 상관기가 대항 버스를 통해 상기 데이터 교환부에 연결된 제어 입력단들과 출력단들을 가지는 제1 및 제2 결정부를 구비하며, 상기 제1 결정부의 제1 및 제2 신호 입력단들은 상기 제2 및 제3 저장부의 출력단들에 각각 연결되고, 상기 제2 결정부의 제1 및 제2 신호 입력단들은 상기 제1 및 제4 저장부의 출력단들에 각각 연결되고, 상기 각 결정부는 입력단들이 상기 결정부의 제1 및 제2 신호 입력단들을 각각 형성하는 제1 및 제2 계수 결정 장치들과, 상기 계수 결정 장치들의 출력단들에 연결된 입력단들을 가지는 가산기와, 상기 결정부의 제어 입력단을 형성하는 입력단을 가지는 임계값 레지스터와, 신호 입력단들이 상기 가산기의 출력단과 상기 제1 및 제2 계수 결정 장치의 출력단들에 각각 연결된 제1 내지 제3 임계값 장치들을 구비하고, 상기 제1 임계값 장치의 기준 입력단은 상기 임계값 레지스터의 제1 출력단에 연결되며, 상기 제2 및 제3 임계값 장치의 기준 입력단들은 상기 임계값 레지스터의 제2 출력단에 연결되며, 상기 임계값 장치들의 출력단들은 OR 회로를 통해 검출신호 성형기의 입력단에 연결되며, 상기 검출신호 성형기의 출력단은 상기 결정부의 출력단에 연결됨을 특징으로 하는 디지털 상관기.