NON-VOLATILE SRAM MEMORY CELL AND NON-VOLATILE SEMICONDUCTOR STORAGE DEVICEA non-volatile SRAM memory cell and a non-volatile semiconductor memory device capable of programming SRAM data in a SRAM (15) to a non-volatile memory unit (16) through fast operation of the SRAM (15) are disclosed. A non-volatile semiconductor memory device (1) can achieve reduction in a voltage necessary for a programming operation to program SRAM data to the non-volatile memory unit (16). Thus, a first access transistor (21 a), a second access transistor (21 b), a first load transistor (22a), a second load transistor (22b), a first drive transistor (23a), and a second drive transistor (23b) included in the SRAM (15) connected with the non-volatile memory unit (16) can each include a gate insulating film having a thickness less than or equal to 4 nm, which achieves fast operation of the SRAM (15) at a lower power supply voltage.A non-volatile SRAM memory cell comprising: a static random access memory (SRAM) including a first storage node between a first load transistor and a first drive transistor and including a second storage node between a second load transistor and a second drive transistor, one end of the first load transistor being connected with one end of the first drive transistor, one end of the second load transistor being connected with one end of the second drive transistor, the other end of each of the first load transistor and the second load transistor being connected with a power supply line, and the other end of each of the first drive transistor and the second drive transistor being connected with a reference voltage line; and a non-volatile memory unit including a first memory cell and a second memory cell, the first memory cell including a first drain side select transistor, a first source side select transistor, and a first memory transistor between the first drain side select transistor and the first source side select transistor connected in series, the first drain side select transistor having one end connected with the first storage node, the second memory cell including a second drain side select transistor, a second source side select transistor, and a second memory transistor between the second drain side select transistor and the second source side select transistor connected in series, the second drain side select transistor having one end connected with the second storage node, the first memory transistor and the second memory transistor each including a memory gate electrode and a charge storage layer into which charge is injected by a quantum tunneling effect that occurs in accordance with a charge storage gate voltage applied to the memory gate electrode, and the first source side select transistor and the second source side select transistor each having one end connected with a source line, wherein the SRAM includes: a first access transistor having one end connected with gates of the second load transistor and the second drive transistor and with the first storage node, having the other end connected with a complementary first bit line, and having a gate connected with a word line; and a second access transistor having one end connected with gates of the first load transistor and the first drive transistor and with the second storage node, having the other end connected with a complementary second bit line, and having a gate connected with the word line, and the first access transistor, the second access transistor, the first load transistor, the second load transistor, the first drive transistor, and the second drive transistor each include a gate insulating film having a thickness less than or equal to 4 nm.
불휘발성 SRAM 메모리 셀, 및 불휘발성 반도체 기억 장치불휘발성 반도체 기억 장치(1)에서는, SRAM 데이터를 불휘발성 메모리부(16)에 기입하는 프로그램 동작에 필요한 전압을 내릴 수 있으므로, 당해 불휘발성 메모리부(16)와 접속시키는 SRAM(15)을 구성하는 제1 액세스 트랜지스터(21a), 제2 액세스 트랜지스터(21b), 제1 로드 트랜지스터(22a), 제2 로드 트랜지스터(22b), 제1 드라이브 트랜지스터(23a), 및 제2 드라이브 트랜지스터(23b)의 각 게이트 절연막의 막 두께를 4[㎚] 이하로 형성할 수 있으며, 그만큼, SRAM(15)을 낮은 전원 전압에 의해 고속 동작시킬 수 있어, 이에 의하여, SRAM(15)의 SRAM 데이터를 불휘발성 메모리부(16)에 기입할 수 있음과 함께, 당해 SRAM(15)에서의 고속 동작을 실현할 수 있는 불휘발성 SRAM 메모리 셀, 및 불휘발성 반도체 기억 장치를 제안한다.SRAM(Static Random Access Memory)과 불휘발성 메모리부에 의해 구성되는 불휘발성 SRAM 메모리 셀로서,상기 SRAM은,제1 액세스 트랜지스터와, 제2 액세스 트랜지스터와, 제1 로드 트랜지스터와, 제2 로드 트랜지스터와, 제1 드라이브 트랜지스터와, 제2 드라이브 트랜지스터를 구비하고,상기 제1 로드 트랜지스터의 일단부와 상기 제1 드라이브 트랜지스터의 일단부가 접속되고, 직렬 접속된 상기 제1 로드 트랜지스터 및 상기 제1 드라이브 트랜지스터 간에 제1 스토리지 노드를 갖고, 상기 제2 로드 트랜지스터의 일단부와 상기 제2 드라이브 트랜지스터의 일단부가 접속되고, 직렬 접속된 상기 제2 로드 트랜지스터 및 상기 제2 드라이브 트랜지스터 간에 제2 스토리지 노드를 갖고, 상기 제1 로드 트랜지스터 및 상기 제2 로드 트랜지스터의 타단부가 전원선에 접속되고, 상기 제1 드라이브 트랜지스터 및 상기 제2 드라이브 트랜지스터의 타단부가 기준 전압선에 접속되며,상기 제1 액세스 트랜지스터는, 일단부에 상기 제1 스토리지 노드와 상기 제2 로드 트랜지스터 및 상기 제2 드라이브 트랜지스터의 각 게이트가 접속되고, 타단부에 상보형 제1 비트선이 접속되고, 게이트에 워드선이 접속되어 있으며, 상기 제2 액세스 트랜지스터는, 일단부에 상기 제2 스토리지 노드와 상기 제1 로드 트랜지스터 및 상기 제1 드라이브 트랜지스터의 각 게이트가 접속되고, 타단부에 상보형 제2 비트선이 접속되고, 게이트에 상기 워드선이 접속되어 있으며,상기 불휘발성 메모리부는,제1 메모리 셀과 제2 메모리 셀을 구비하고,상기 제1 메모리 셀은, 제1 드레인측 선택 트랜지스터 및 제1 소스측 선택 트랜지스터 간에 제1 메모리 트랜지스터가 직렬 접속되고, 상기 제1 드레인측 선택 트랜지스터의 일단부에 상기 제1 스토리지 노드가 접속되고, 상기 제2 메모리 셀은, 제2 드레인측 선택 트랜지스터 및 제2 소스측 선택 트랜지스터 간에 제2 메모리 트랜지스터가 직렬 접속되고, 상기 제2 드레인측 선택 트랜지스터의 일단부에 상기 제2 스토리지 노드가 접속되고, 상기 제1 소스측 선택 트랜지스터 및 상기 제2 소스측 선택 트랜지스터의 각 일단부가 소스선에 접속되며,상기 제1 메모리 트랜지스터 및 상기 제2 메모리 트랜지스터에는, 메모리 게이트 전극에 인가되는 전하 축적 게이트 전압을 기초로 발생하는 양자 터널 효과에 의해 전하를 주입 가능한 전하 축적층이 형성되어 있으며,상기 SRAM에 있어서, 상기 제1 액세스 트랜지스터, 상기 제2 액세스 트랜지스터, 상기 제1 로드 트랜지스터, 상기 제2 로드 트랜지스터, 상기 제1 드라이브 트랜지스터 및 상기 제2 드라이브 트랜지스터의 각 게이트 절연막의 막 두께가 4[㎚] 이하로 형성되어 있으며,상기 불휘발성 메모리부에 있어서, 상기 제1 드레인측 선택 트랜지스터와 상기 제1 메모리 트랜지스터의 사이에는 드레인 영역 및 소스 영역의 어느 것도 형성되어 있지 않으며, 상기 제1 소스측 선택 트랜지스터와 상기 제1 메모리 트랜지스터의 사이에는 드레인 영역 및 소스 영역의 어느 것도 형성되어 있지 않으며, 상기 제2 드레인측 선택 트랜지스터와 상기 제2 메모리 트랜지스터의 사이에는 드레인 영역 및 소스 영역의 어느 것도 형성되어 있지 않으며, 상기 제2 소스측 선택 트랜지스터와 상기 제2 메모리 트랜지스터의 사이에는 드레인 영역 및 소스 영역의 어느 것도 형성되어 있지 않으며,상기 제1 메모리 트랜지스터 또는 상기 제2 메모리 트랜지스터 중 어느 한쪽의 상기 전하 축적층에 전하를 주입할 때에는,상기 소스선에 0[V]의 전압을 인가하고, 상기 제1 소스측 선택 트랜지스터의 게이트 및 상기 제2 소스측 선택 트랜지스터의 게이트에 0[V]의 전압을 인가하고, 상기 제1 소스측 선택 트랜지스터 및 상기 제2 소스측 선택 트랜지스터를 오프 동작시킴과 함께, 상기 제1 드레인측 선택 트랜지스터의 게이트 및 상기 제2 드레인측 선택 트랜지스터의 게이트에, 1.5[V] 이하의 전압인 전원 전압 VDD를 인가하고, 상기 제1 스토리지 노드 및 상기 제2 스토리지 노드의 전압 차이에 의해, 상기 제1 드레인측 선택 트랜지스터 또는 상기 제2 드레인측 선택 트랜지스터 중 어느 한쪽을 온 동작시켜, 상기 제1 스토리지 노드 또는 상기 제2 스토리지 노드의 전압을, 상기 제1 드레인측 선택 트랜지스터 또는 상기 제2 드레인측 선택 트랜지스터 중 어느 한쪽을 통해 상기 제1 메모리 트랜지스터 또는 상기 제2 메모리 트랜지스터에 인가하고, 상기 제1 메모리 트랜지스터 또는 상기 제2 메모리 트랜지스터의 한쪽에서 양자 터널 효과에 의해 전하 축적층에 전하를 주입시킴과 함께, 상기 제2 메모리 트랜지스터 또는 상기 제1 메모리 트랜지스터의 다른 쪽에서 상기 전하 축적층으로의 전하 주입이 저지되는 것을 특징으로 하는, 불휘발성 SRAM 메모리 셀.