Chip package with a chip embedded in a wiring bodyAn electronic device (80) is disclosed. The electronic device comprises at least one electronic chip (30) and a package for the electronic chip (30). The package comprises a laminate substrate (10), wherein the electronic chip (30) is attached on the laminate substrate (10). The laminate substrate (10) comprises one or more conduction layers (12a-d), one or more insulation layers (16a-c) and a plurality of pads (20) formed in a conduction layer (12d) on the side of the laminate substrate (10) opposite to the side connected to the electronic chip (30). Furthermore, the package comprises an insulation body (60) formed around the electronic chip (30). Moreover, the package comprises a plurality of electrodes (64) that extend through the insulation body (60). For each pad (20) of the laminate substrate (10), wiring is formed in the one or more of conduction layers (12a-d) and in one or more vias (18) passing through the one or more insulation layers (16a-c) for electrically connecting the pad (20) with at least one of the electrodes (64). The package further comprises an interconnection body (70) formed on the insulation body (60) and the electronic chip (30). The interconnection body (70) comprises a plurality of pads (72) on the side of the interconnection body (70) opposite to the side connected to the insulation body (60) and the electronic chip (30) and it also comprises wiring (74) inside the interconnection body (70) for electrical connections between the pads (32) of the electronic chip (30), the electrodes (64) and the pads (72) of the interconnection body (70). A method for manufacturing the electronic device (80) is also disclosed. An electronic device (80) comprising: at least one electronic chip (30) having interconnection pads (32) on a first side of the electronic chip (30); and a package for the electronic chip (30) comprising: - a laminate substrate (10) made from a laminate of one or more conduction layers (12a-d) comprising electrically conductive material (14) and one or more insulation layers (16a-c) of dielectric material (17), wherein the electronic chip (30) is attached on a first side and in a first area of the laminate substrate (10) with a second side of the electronic chip (30), opposite to the first side of the electronic chip (30), facing the first side of the laminate substrate (10), and the laminate substrate (10) comprises a plurality of pads (20) formed in the conduction layer (12d) of the laminate substrate (10) on a second side of the laminate substrate (10), opposite to the first side of the laminate substrate (10); - a insulation body (60) of electrically insulating material formed on the first side of the laminate substrate (10) around the electronic chip (30), wherein a first surface of the insulation body (60) is essentially coplanar with the first side of the electronic chip (30); - a plurality of electrodes (64) of electrically conductive material formed on the first side and in a second area of the laminate substrate (10), wherein the second area is outside the first area, and the electrodes (64) extend through the insulation body (60); - for each pad (20) of said plurality of pads (20) of the laminate substrate (10), wiring formed in one or more of the conduction layers (12a-d) of the laminate substrate and one or more electrically conductive vias (18) passing through one or more of the insulation layers (16a-c) of the laminate substrate (10) for electrically connecting the pad (20) with at least one of the electrodes (64); and - an interconnection body (70) formed on the first surface of the insulation body (60) and the first side of the electronic chip (30), wherein the interconnection body (70) comprises a plurality of pads (72) on a side of the interconnection body (70) opposite to the side of the interconnection body (70) that faces the electronic chip (30) and the insulation body (60), and wiring (74) for electrical connections among the pads (32) of the electronic chip (30), the electrodes (64), and the pads (72) of the interconnection body (70).
전자 디바이스, 전자 장치, 전자 디바이스 제조 방법전자 디바이스(80)가 개시된다. 전자 디바이스는 적어도 하나의 전자 칩(30) 및 전자 칩(30)용 패키지를 포함한다. 패키지는 라미네이트 기판(10)을 포함하고, 전자 칩(30)은 라미네이트 기판(10) 상에 부착된다. 라미네이트 기판(10)은 하나 이상의 전도층(12a 내지 12d), 하나 이상의 절연층(16a 내지 16c) 및 전자 칩(30)에 접속된 측면의 반대편인 라미네이트 기판(10)의 측면에서 전도층(12d) 내에 형성된 복수의 패드(20)를 포함한다. 더욱이, 패키지는 전자 칩(30) 주위에 형성된 절연체(60)를 포함한다. 더욱이, 패키지는 절연체(60)를 통해 연장하는 복수의 전극(64)을 포함한다. 라미네이트 기판(10)의 각각의 패드(20)에 대해, 배선이 전도층(12a 내지 12d)의 하나 이상 내에 및 전극(64) 중 적어도 하나와 패드(20)를 전기적으로 접속하기 위해 하나 이상의 절연층(16a 내지 16c)을 통해 통과하는 하나 이상의 비아(18) 내에 형성된다. 패키지는 절연체(60) 및 전자 칩(30) 상에 형성된 상호 접속체(70)를 추가로 포함한다. 상호 접속체(70)는 절연체(60) 및 전자 칩(30)에 접속된 측면의 반대편인 상호 접속체(70)의 측면 상에 복수의 패드(72)를 포함하고, 이는 전자 칩(30), 전극(64) 및 상호 접속체(70)의 패드(72) 사이의 전기 접속을 위해 상호 접속체(70) 내부의 배선(74)을 또한 포함한다. 전자 디바이스(80) 제조 방법이 또한 개시된다.전자 디바이스(80)에 있어서,전자 칩(30)의 제 1 측면에 상호 접속 패드(32)를 갖는 적어도 하나의 전자 칩(30)과,상기 전자 칩(30)용 패키지를 포함하고,상기 전자 칩(30)은,- 전기 전도성 재료(14)를 포함하는 하나 이상의 전도층(12a 내지 12d) 및 유전성 재료(17)의 하나 이상의 절연층(16a 내지 16c)의 라미네이트로부터 제조된 라미네이트 기판(10) - 상기 전자 칩(30)은, 상기 라미네이트 기판(10)의 제 1 측면의 제 1 영역에 부착되되, 상기 전자 칩(30)의 제 1 측면의 반대편인 상기 전자 칩(30)의 제 2 측면은 상기 라미네이트 기판(10)의 제 1 측면에 대면하고, 상기 라미네이트 기판(10)은 상기 라미네이트 기판(10)의 제 1 측면의 반대편인 상기 라미네이트 기판(10)의 제 2 측면에서 상기 라미네이트 기판(10)의 전도층(12d) 내에 형성된 복수의 패드(20)를 포함함 - 과,- 상기 전자 칩(30) 주위에서 상기 라미네이트 기판(10)의 제 1 측면에 형성된 전기 절연성 재료의 절연체(60) - 상기 절연체(60)의 제 1 표면은 상기 전자 칩(30)의 제 1 측면과 본질적으로 동일 평면(coplanar)에 있음 - 와,- 상기 라미네이트 기판(10)의 제 1 측면의 제 2 영역에 형성된 전기 전도성 재료의 복수의 전극(64) - 상기 제 2 영역은 상기 제 1 영역의 외부에 있고, 상기 전극(64)은 상기 절연체(60)를 통해 연장함 - 과,- 상기 라미네이트 기판(10)의 복수의 패드(20)의 각각의 패드(20)에 대해, 상기 전극(64) 중 적어도 하나와 상기 패드(20)를 전기적으로 접속하기 위해 상기 라미네이트 기판(10)의 절연층(16a 내지 16c) 중 하나 이상을 통해 통과하는 하나 이상의 전기 전도성 비아(18) 및 상기 라미네이트 기판의 전도층(12a 내지 12d) 중 하나 이상 내에 형성된 배선과,- 상기 절연체(60)의 제 1 표면 및 상기 전자 칩(30)의 제 1 측면에 형성된 상호 접속체(70) - 상기 상호 접속체(70)는, 상기 전자 칩(30) 및 상기 절연체(60)에 대면하는 상호 접속체(70)의 측면의 반대편인 상호 접속체(70)의 측면 상의 복수의 패드(72)와, 상기 전자 칩(30)의 패드(32), 상기 전극(64) 및 상기 상호 접속체(70)의 패드(72) 사이의 전기 접속을 위한 배선(74)을 포함함 - 를 포함하는전자 디바이스.