K VALUE SENSING METHOD FOR OLED DRIVING THIN FILM TRANSISTORA K value sensing method for an OLED driving thin film transistor (T2), comprising: providing two different data voltages by setting a data signal (Data) so that a driving thin film transistor (T2) forms two different gate-source voltages (Vgs1, Vgs2), and then separately sensing, by means of an external sensing and processing circuit (2), current (Ids1, Ids2) flowing through the driving thin film transistor (T2) under the two different gate-source voltages (Vgs1, Vgs2); and calculating, by a central processing unit (24) a K value of an OLED driving thin film transistor (T2) by means of the two gate-source voltages (Vgs1, Vgs2), two pieces of current data (Ids1, Ids2), and a computing formula based on a current formula of the driving thin film transistor (T2). The method can accurately obtain the K value of the driving thin film transistor (T2) of each pixel in an OLED display device, improve the K value compensation effect of the OLED driving thin film transistor (T2), and improve OLED display quality.A K value detection method of an OLED drive thin film transistor, comprising steps of: step S1, providing an OLED display device drive system, comprising a sub pixel driving circuit and a detection process circuit electrically coupled to the sub pixel driving circuit; the sub pixel driving circuit comprises: a first thin film transistor, a second thin film transistor, a third thin film transistor, a first capacitor and an organic light emitting diode; a gate of the first thin film transistor receiving a scan signal, and a source receiving a data signal, and a drain being electrically coupled to a first node; a gate of the second thin film transistor being electrically coupled to the first node, and a source being electrically coupled to a second node, and a drain receiving a direct current voltage signal; a gate of the third thin film transistor receiving a detection signal, and a source being electrically coupled to the second node, and a drain being electrically coupled to the detection process circuit; one end of the first capacitor being electrically coupled to the first node, and the other end being electrically coupled to the second node; an anode of the organic light emitting diode being electrically coupled to the second node, and a cathode is grounded; the second thin film transistor being a drive thin film transistor; the detection process circuit comprising: a current integrator electrically coupled to the drain of the third thin film transistor, a CDS sampler (correlated double sampler) electrically coupled to the current integrator, an analog to digital converter electrically coupled to the CDS sampler and a central process unit electrically coupled to the analog to digital converter; step S2, the scan signal and the detection signal providing high voltage levels at the same time, and the first thin film transistor and the third thin film transistor being on at the same time, and the data signal writing a first data voltage to the gate of the second thin film transistor, and the second thin film transistor being on, and the detection process circuit detecting a source voltage of the second thin film transistor and a current flowing through the second thin film transistor to obtain a first source voltage and a first current data, and saving the first data voltage, the first source voltage and the first current data in the central process unit; step S3, both the scan signal and the detection signal being kept at the high voltage level, and both the first thin film transistor and the third thin film transistor being kept to be on, and the data signal writing a second data voltage, which is different from the first data voltage to the gate of the second thin film transistor, and the second thin film transistor being on, and the detection process circuit detecting a source voltage of the second thin film transistor and a current flowing through the second thin film transistor to obtain a second source voltage and a second current data, and saving the second data voltage, the second source voltage and the second current data in the central process unit, and a set integration time of the current integrator as detecting the current flowing through the second thin film transistor is the same as a set integration time of the current integrator as detecting the current flowing through the second thin film transistor in step S2; step S4, the central process unit calculating and obtaining a K value of the second thin film transistor according to a default formula and the first data voltage, the first source voltage, the first current data, the second data voltage, the second source voltage and the second current data which are saved; the default formula is: K=CΔTDataI1−DataI2Vgs1−Vgs22; wherein K is the K value of the second thin film transistor, and DataI1 is the first current data, and DataI2 is the second current data, and Vgs1 is a difference value of the first data voltage and the first source voltage, and Vgs2 is a difference value of the second data voltage and the second source voltage, and C is a capacitance value of the current integrator, and ΔT is the set integration time of the current integrator.
OLED 구동 박막 트랜지스터의 K 값 탐지방법본 발명은 OLED 구동 박막 트랜지스터의 K 값 탐지방법을 제공하고, 상기 방법은 데이터 신호가 두 개의 서로 다른 데이터 전압을 제공하도록 설치함으로써, 구동 박막 트랜지스터가 두 개의 서로 다른 게이트 소스 전압을 형성하도록 한 다음, 외부의 탐지 처리 회로에 의해 상기 두 개의 서로 다른 게이트 소스 전압 하에서 구동 박막 트랜지스터를 흐르는 전류를 탐지하고, 중앙 처리 장치가 두 개의 게이트 소스 전압, 두 개의 전류 데이터, 및 구동 박막 트랜지스터 전류 공식을 기초로 하는 산출공식으로 OLED 구동 박막 트랜지스터의 K 값을 산출하는 것을 통해, OLED 디스플레이 장치 중 각 픽셀의 구동 박막 트랜지스터의 K 값을 정확하게 획득하고, OLED 구동 박막 트랜지스터의 K 값 보상효과를 개선하여, OLED 디스플레이 품질을 향상시킬 수 있다.서브 픽셀 구동 회로 및 상기 서브 픽셀 구동 회로에 전기적 연결되는 탐지 처리 회로를 포함하는 OLED 디스플레이 장치 구동 시스템으로, 상기 서브 픽셀 구동 회로는 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제1 커패시터 및 유기 발광 다이오드를 포함하고,상기 제1 박막 트랜지스터의 게이트에 스캔 신호가 접속되고, 소스에 데이터 신호가 접속되며, 드레인이 제1 노드에 전기적 연결되고; 상기 제2 박막 트랜지스터의 게이트가 제1 노드에 전기적 연결되고, 소스가 제2 노드에 전기적 연결되며, 드레인에 직류 전압 신호가 접속되고; 상기 제3 박막 트랜지스터의 게이트에 탐지 신호가 접속되고, 소스가 제2 노드에 전기적 연결되며, 드레인이 탐지 처리 회로에 전기적 연결되고; 상기 제1 커패시터의 일단이 제1 노드에 전기적 연결되며, 타단이 제2 노드에 전기적 연결되고; 상기 유기 발광 다이오드의 양극이 제2 노드에 전기적 연결되며, 음극은 접지되고,상기 제2 박막 트랜지스터는 구동 박막 트랜지스터이고,상기 탐지 처리 회로는 상기 제3 박막 트랜지스터의 드레인에 전기적 연결되는 전류 적분기, 상기 전류 적분기에 전기적 연결되는 CDS 샘플러, 상기 CDS 샘플러에 전기적 연결되는 아날로그 디지털 변환기, 및 상기 아날로그 디지털 변환기에 전기적 연결되는 중앙 처리 장치를 포함하는 상기 OLED 디스플레이 장치 구동 시스템을 제공하는 S1 단계; 상기 스캔 신호 및 탐지 신호에 고 전위를 동시에 제공하여 상기 제1 박막 트랜지스터 및 제3 박막 트랜지스터를 동시에 도통시키고, 데이터 신호가 제2 박막 트랜지스터의 게이트에 제1 데이터 전압을 기입하여 상기 제2 박막 트랜지스터를 도통시키고, 상기 탐지 처리 회로가 제2 박막 트랜지스터의 소스 전압 및 제2 박막 트랜지스터를 흐르는 전류를 탐지하여 제1 소스 전압 및 제1 전류 데이터를 획득하고, 제1 데이터 전압, 제1 소스 전압 및 제1 전류 데이터를 중앙 처리 장치에 저장하는 S2 단계;상기 스캔 신호 및 탐지 신호가 모두 고 전위를 유지하여 상기 제1 박막 트랜지스터 및 제3 박막 트랜지스터가 모두 도통 유지되도록 하며, 데이터 신호가 제2 박막 트랜지스터의 게이트에 제1 데이터 전압과 다른 제2 데이터 전압을 기입하여 상기 제2 박막 트랜지스터를 도통시키고, 상기 탐지 처리 회로가 제2 박막 트랜지스터의 소스 전압 및 제2 박막 트랜지스터를 흐르는 전류를 탐지하여 제2 소스 전압 및 제2 전류 데이터를 획득하고, 제2 데이터 전압, 제2 소스 전압 및 제2 전류 데이터를 중앙 처리 장치에 저장하며, 제2 박막 트랜지스터를 흐르는 전류를 탐지 시 설정된 전류 적분기의 적분시간이 S2 단계에서 제2 박막 트랜지스터를 흐르는 전류를 탐지 시 설정된 전류 적분기의 적분시간과 동일한 S3 단계;상기 중앙 처리 장치가 미리 설정된 산출 공식, 및 저장된 제1 데이터 전압, 제1 소스 전압, 제1 전류 데이터, 제2 데이터 전압, 제2 소스 전압 및 제2 전류 데이터에 의해 상기 제2 박막 트랜지스터의 K 값을 산출하여 획득하고,상기 미리 설정된 산출 공식은,이고,여기서, K는 제2 박막 트랜지스터의 K 값이고, DataI1은 제1 전류 데이터이며, DataI2는 제2 전류 데이터이고, Vgs1은 제1 데이터 전압과 제1 소스 전압의 차이값이며, Vgs2는 제2 데이터 전압과 제2 소스 전압의 차이값이고, C는 전류 적분기의 커패시턴트 값이며, ΔT는 설정된 전류 적분기의 적분시간인 S4 단계;를 포함하는 OLED 구동 박막 트랜지스터의 K 값 탐지방법.