A SERIES OF BIT STREAM STORAGE CIRCUITS AND SYSTEM EMPLOYING THE SAMETo provide a series of bit stream storage circuits in which an address space is wide, accurate storage can be performed and further, port number storage can also be performed. One master of a series of bit stream storage circuits and multiple slaves of a series of multiple slave bit streams are included. In the case where a character string of a name of a long variable bit length is the same as character strings of names which have been already stored in divided spaces of N memories in the master of a series of bit stream storage circuits, in all the N memories, the character string is changed into a character string of a name which is different in at least one memory.In a system using a single-track storage circuit that stores a single bit string which is a string, this system is one parent bit string storage circuit and a bit string storage circuit of one series of a plurality of children A 1-track bit string storage circuit of one series of parents, and the first to n n memory configuration using memory such as RAM, SRAM, CAM, etc. When the bit string of the parent is stored in a one-track bit string storage circuit, if the number of bits in one series of bit columns is not sufficient to the number of N memory address bits, one series of bit columns are repeatedly used, and When bit string of the bit string of the bit string, the bit string of the memory bit column is collected, and the bit string is originally written from the upper address bit of the first memory, when the specified address is read, and the one series of bit column storage circuits are read. If the output of at least one memory is 0, the output of at least one memory is 0 in all memory of a series of bit string storage circuits, the address position of the N memory specified by the designated address of one series of the parent The data 1 is written and the memory whose output is 0 is that the output information writable memory and the bit string of the N memory of the one-track bit string is a write specification bit string A method of obtaining one series of bit sequences, on the other hand, when all memory outputs of one-track of the parent are all 1, the address of the 1 series of bit columns The bit string determines that it is not writable, and changes the bit string of the N memory address to be collected from the one-track bit string, and the changed bit string is sequentially performed from the upper address bit of the first memory to the order of nth memory. When the designated address of the parent is read, if at least one output is 0, at least one output is 0, and when at least one output is 0, the one-track bit string memory N Memory of a single-track bit string, such that the memory that the output is 0 to the address position of the N memory designated by the specified address of the circuit, and the memory whose output is 0 is used as an additional information writable memory. The one-series bit string is obtained that the bit string of the address of the address is a write specification bit string, and the bit string of the address bit of the N memory to be collected from the one-track bit string to be stored in the same manner as well. By storing it, one series of bit columns The method for storing the additional information possible memory and the address bit of the N memory at that time and the address bit string of the N memory is obtained, and the additional information stored memory and the address bit of the N memory are written specification bit columns And one series of bit columns with a one-track of the parent, one series of bit columns, which are one series of sides of a plurality of children, one series of bits of one series of the target children, The method of storing the bit string is that if the number of bits of one series of bit columns is not sufficient to the number of address bits in the N memory, the one-series bit string is repeatedly used, and the write specification bit string of one series of bits is collected. A bit string is sequentially written from the upper address bit of the first memory to the designated address sequentially, and one series of bit column storage circuits are described in which 1 is written to the address position of the specified N memory. system.
1열의 비트열 기억 회로 및 그것을 이용한 시스템주소 공간이 넓게 또한 정확 기억 가능하며 또한 포트 번호 기억도 가능한 1열의 비트열 기억 회로를 제공한다. 하나의 부모의 1열의 비트열 기억 회로와 복수의 아이 1열의 비트열 기억 회로를 가져, 긴 가변 비트 길이의 이름 문자열이 부모의 1열의 비트열 기억 회로의 N개의 메모리로 이미 분할 어드레스로 기억되어 있는 이름의 문자열과 N개의 메모리의 모든 메모리로 동일하게 될 경우에는 적어도 1 메모리에서 다른 이름의 문자열로 변경한다.문자열인 1열의 비트열을 기억하는 1열의 비트열 기억 회로를 이용한 시스템에 있어서 이 시스템은 하나의 부모의 1열의 비트열 기억 회로와 복수의 아이 1열의 비트열 기억 회로를 가져, 부모의 1열의 비트열 기억 회로 및 아이의 1열의 비트열 기억 회로는 RAM,SRAM,CAM 등의 메모리를 이용한, 제1에서 제N까지의 N개의 메모리 구성이며 1열의 비트열을 부모의 1열의 비트열 기억 회로에 기억하는 방법은 1열의 비트열 비트 수가 N메모리의 어드레스 비트 수 기에 부족한 경우는 1열의 비트열을 반복해 사용하고 그 1열의 비트열 N메모리의 어드레스 비트열분의 비트열을 채취하고 그 비트열을 제1 메모리의 상위 주소 비트에서 제N메모리 순으로 순차적으로 적용시킨 지정 어드레스로 그 1열의 비트열 기억 회로를 읽었을 경우, 그 1열의 비트열 기억 회로의 전체 메모리 중, 적어도 하나의 메모리 출력이 0일 경우에는 그 부모의 1열의 비트열 기억 회로의 상기 지정 어드레스로 지정한 N개의 메모리 어드레스 위치에 각각 데이터 1을 기록함과 동시에, 상기 출력이 0인 메모리를 부가 정보 쓰기 가능 메모리로 하는 취지와 그 1열의 비트열 N메모리의 어드레스분의 비트열을 기록해 지정 비트열이라고 하는 취지를 그 1열의 비트열이 얻는 방법이며 한편, 그 부모의 1열의 비트열 기억 회로의 전체 메모리의 출력이 모두 1일 경우에는 그 1열의 비트열 상기 채취한 N메모리의 어드레스분의 비트열은 기록해 불가이라고 판단하고 그 1열의 비트열에서 채취하는 N메모리의 어드레스분의 비트열을 변경하여 그 변경한 비트열을 제1 메모리의 상위 주소 비트에서 제N메모리 순으로 순차적으로 적용시킨 지정 어드레스로 그 부모의 1열의 비트열 기억 회로를 읽었을 경우, 그 1열의 비트열 기억 회로의 전체 메모리 중, 적어도 하나의 출력이 0일 경우에는 그 1열의 비트열 기억 회로의 상기 지정 어드레스로 지정한 N개의 메모리 어드레스 위치에 각각 데이터 1을 기록함과 동시에, 상기 출력이 0인 메모리를 부가 정보 쓰기 가능 메모리로 하는 취지와 그 1열의 비트열 N메모리의 어드레스분의 비트열을 기록해 지정 비트열이라고 하는 취지를 그 1열의 비트열이 얻는 방법이며 이하, 같이 기억하는 1열의 비트열에서 채취하는 N메모리의 어드레스 비트분의 비트열을 변경해 기억함으로써, 1열의 비트열을 기억함과 동시에, 그 때의 부가 정보 가능 메모리와 N메모리의 어드레스 비트분의 쓰기 지정 비트열을 그 1열의 비트열이 얻는 방법이며 부가 정보 기억 가능 메모리와 N메모리의 어드레스 비트분의 쓰기 지정 비트열을 얻고, 부모의 1열의 비트열 기억 회로를 퇴거한 그 1열의 비트열이 복수 있는 아이의 1열의 비트열 기억 회로 안 목적 아이 1열의 비트열 기억 회로에 그 1열의 비트열을 기억하는 방법은 1열의 비트열 비트 수가 N메모리의 어드레스 비트 수 기에 부족한 경우는 1열의 비트열을 반복해 사용하고 그 1열의 비트열 쓰기 지정 비트열을 채취하고 그 비트열을 제1 메모리의 상위 주소 비트에서 제N메모리 순으로 순차적으로 적용시킨 지정 어드레스로 지정한 N개의 메모리 어드레스 위치에 각각 1을 기록하는 것를 특징으로 하는 1열의 비트열 기억 회로를 가지는 시스템.