A/D converter, image sensor device, and method of generating digital signal from analog signalAccording to this A/D converter, a first A/D conversion operation for performing integral A/D conversion and a second A/D conversion operation for performing cyclic A/D conversion are realized based on control of operational procedures in a same circuit configuration. Moreover, in the first A/D conversion operation, since a capacity of a capacitor used in the integration of an output signal is greater than a capacity of a capacitor used for storing an input analog signal and a standard reference voltage, the analog signal that is input in the integral A/D conversion is attenuated according to the capacity ratio and subject to sampling and integration. Consequently, the voltage range of the analog signal that is output in the integral A/D conversion also decreases according to the capacity ratio of the capacitors, and the A/D converter can be therefore constructed with a single-ended configuration.A single-ended A/D converter, comprising: a gain stage which includes an input for receiving an analog signal to be converted into a digital value, an output, and an operational amplifier circuit having a first input, a second input and an output;an A/D conversion circuit which refers to a conversion reference voltage and generates a digital signal including one or more bits based on a signal from the output of the gain stage;a logical circuit which generates a control signal according to the digital signal; and a D/A conversion circuit which has first and second outputs, and provides at least a first standard reference voltage or a second standard reference voltage to the gain stage via the first and second outputs in accordance with the control signal, wherein the gain stage includes first to third capacitors,a capacity of the third capacitor is greater than capacities of the first and second capacitors,the second input of the operational amplifier circuit receives a reference potential,the first standard reference voltage is higher than the second standard reference voltage value,the D/A conversion circuit includes a switch circuit for providing either the first or second standard reference voltage to the first output and providing either the first or second standard reference voltage to the second output in response to the control signal,the A/D converter performs a first A/D conversion operation and a second A/D conversion operation,in the first A/D conversion operation, the gain stage performs a first arithmetic operation of generating an operation value with the operational amplifier circuit and the first to third capacitors, and a first storage operation,in the first storage operation,the first capacitor is connected between the input of the gain stage and the second input of the operational amplifier, and stores a first or second standard reference voltage supplied from the first output, or the analog signal,the second capacitor is connected between the second output of the D/A conversion circuit and the second input of the operational amplifier, and stores a first or second standard reference voltage supplied from the second output,the third capacitor is connected between the output and the first input of the operational amplifier circuit,in the first arithmetic operation,when the first or second standard reference voltage is stored in the first capacitor in the first storage operation, the first capacitor is connected between the input to receive the analog signal and the first input, and when the analog signal is stored in the first capacitor in the first storage operation, the first capacitor is connected between the first output and the first input,the second capacitor is connected between the second output and the first input,the operation value is generated in the output of the gain stage by the third capacitor being connected between the output and the first input of the operational amplifier circuit,in the second A/D conversion operation,the gain stage performs a second arithmetic operation of generating an operation value with the operational amplifier circuit and the first to third capacitors, and a second storage operation of storing the operation value in the first and second capacitors, andin the second arithmetic operation, the operation value is generated in the output of the gain stage by the third capacitor being connected between the output and the first input of the operational amplifier circuit, and the first and second capacitors being respectively connected between the first or second output and the first input of the D/A conversion circuit.
A/D 변환기, 이미지 센서 디바이스 및 아날로그 신호로부터 디지털 신호를 생성하는 방법이 A/D 변환기에 따르면, 적분 A/D 변환을 수행하는 제1 A/D 변환 동작과 순환 A/D 변환을 수행하는 제2 A/D 변환 동작이 동일한 회로 구성에서 동작 절차의 제어를 기반으로 실현된다. 또한, 1차 A/D 변환 동작에서 출력 신호의 적분에 사용되는 커패시터의 용량이 입력 아날로그 신호와 표준 기준 전압을 저장하는 데 사용되는 커패시터의 용량보다 크기 때문에, 아날로그 신호는 적분에 입력되는 A/D 변환은 용량비에 따라 감쇠되며 샘플링 및 적분의 대상이 된다. 결과적으로 적분 A/D 변환에서 출력되는 아날로그 신호의 전압 범위도 커패시터의 용량 비율에 따라 감소하므로 A/D 변환기는 단일 종단 구성으로 구성될 수 있다.싱글 엔드 구성의 A/D 변환기로서,디지털 값으로 변환되는 아날로그 신호를 받는 입력, 출력, 및 제1의 입력, 제2의 입력 및 출력을 가지는 연산 증폭 회로를 포함하는 게인 스테이지와,상기 게인 스테이지의 상기 출력으로부터의 신호에 기초하고, 변환 참조 전압을 참조하여, 하나 또는 복수의 비트를 포함하는 디지털 신호를 생성하는 A/D 변환 회로와,상기 디지털 신호에 응하여, 제어 신호를 생성하는 논리 회로와,제1 및 제2의 출력을 가지고, 제1의 기준 참조 전압 및 제2의 기준 참조 전압의 적어도 어느 일방을, 상기 제어 신호에 응하여 상기 제1 및 제2의 출력을 통해 상기 게인 스테이지에 제공하는 D/A 변환 회로를 구비하고,상기 게인 스테이지는, 제1~제3의 캐패시터를 포함하고,상기 제3의 캐패시터의 용량은, 상기 제1 및 제2의 캐패시터의 용량보다 크고,상기 연산 증폭 회로의 상기 제2의 입력은 기준 전위를 받고,상기 제1의 기준 참조 전압은, 상기 제2의 기준 참조 전압치보다 높고,상기 D/A 변환 회로는, 상기 제어 신호에 응답하여, 상기 제1의 출력에 상기 제1 및 제2의 기준 참조 전압의 어느 한쪽을 제공함과 아울러 상기 제2의 출력에 상기 제1 및 제2의 기준 참조 전압의 어느 한쪽을 제공하기 위한 스위치 회로를 포함하고,당해 A/D 변환기는, 제1의 A/D 변환 동작과, 제2의 A/D 변환 동작을 행하고,상기 제1의 A/D 변환 동작에서는, 상기 게인 스테이지는, 상기 연산 증폭 회로 및 상기 제1~제3의 캐패시터에 의해 연산치를 생성하는 제1의 연산 동작과 제1의 격납 동작을 행하고,상기 제1의 격납 동작에서는,상기 제1의 캐패시터는, 상기 제1의 출력으로부터 공급되는 제1 혹은 제2의 기준 참조 전압 또는 상기 아날로그 신호를 격납하고,상기 제2의 캐패시터는, 상기 제2의 출력으로부터 공급되는 제1 또는 제2의 기준 참조 전압을 격납하고,상기 제3의 캐패시터는, 상기 연산 증폭 회로의 상기 출력과 상기 제1의 입력과의 사이에 접속되고,상기 제1의 연산 동작에서는,상기 제1의 격납 동작에 있어서 제1 또는 제2의 기준 참조 전압이 상기 제1의 캐패시터에 격납된 경우에는, 상기 제1의 캐패시터가 상기 아날로그 신호를 받는 입력과 상기 제1의 입력과의 사이에 접속되고, 상기 제1의 격납 동작에 있어서 상기 아날로그 신호가 상기 제1의 캐패시터에 격납된 경우에는, 상기 제1의 캐패시터가 상기 제1의 출력과 상기 제1의 입력과의 사이에 접속되고,상기 제2의 캐패시터가 상기 제2의 출력과 상기 제1의 입력과의 사이에 접속되고,상기 제3의 캐패시터가 상기 연산 증폭 회로의 상기 출력과 상기 제1의 입력과의 사이에 접속됨으로써, 상기 연산치가 상기 게인 스테이지의 상기 출력에 생성되고,상기 제2의 A/D 변환 동작에서는,상기 게인 스테이지는, 상기 연산 증폭 회로 및 상기 제1~제3의 캐패시터에 의해 연산치를 생성하는 제2의 연산 동작과, 상기 연산치를 상기 제1 및 제2의 캐패시터에 격납하는 제2의 격납 동작을 행하고,상기 제2의 연산 동작에서는, 상기 제3의 캐패시터가 상기 연산 증폭 회로의 상기 출력과 상기 제1의 입력과의 사이에 접속됨과 아울러 상기 제1 및 제2의 캐패시터가 각각 상기 D/A 변환 회로의 상기 제1 또는 제2의 출력과 상기 제1의 입력과의 사이에 접속되고, 상기 연산치가 당해 게인 스테이지의 상기 출력에 생성되는 A/D 변환기.