Time-alignment apparatus and methods for providing data frames of plurality of channels with predetermined time-offsetsThe invention relates to a time-alignment apparatus and a time-alignment method of a transmitter (TX) of a telecommunication system TELE. Successive data frames (ch1/0, ch2/0, ch3/0, ch4/0, ch8/0, ch300/0) are written to one or two frame memories (RAM1, RAM2) starting at a respective frame start write address (FRST-ADRchy). A third frame memory (RAM3) having a read state is read out in the column direction such that one data symbol of each storage resource (RES1, RES2 . . . RES300) can be output to a modulator unit (BBTX) of the transmitter (TX). The read/write state (WR/RD) of the three frame memories (RAM1, RAM2, RAM3) is cyclically switched through a first to third alignment mode (M1, M2, M3) such that always a first write state memory (RAM1) and a second write state memory (RAM2) are provided. An interleaving process can be carried out together with the time-offset adjustment if the storage resource is constituted by an interleaving matrix. An efficient usage of storage space is obtained if the data bits forming one data symbol are stored together at one memory location of the respective storage resource. The invention is particularly relevant for a CDMA telecommunication system, in order to minimize the interference between the channels.The time alignment equipment of the transmitter (tx) of a telecommunication system (tele), (ch3 ch4...ch300) receives in succession frame (ch1/0, ch1/1, ch1/2 for ch1, ch2 to be used for respectively channel from some (300); ch2/0, ch2/1, ch2/2; ch3/0, ch3/1, ch3/2; ch4/0, ch4/1, ch4/2; ... ch300/0, ch300/1, ch300/2), each comprises the data symbol (d of predetermined number 0, d 1..., d nw-1, d nw... d 2nw-1..., d nsymbols), and be used for adjoining land output and have the data symbol of preset time skew (δ t (n)) with respect to common synchronous (fsync), comprise, (a) at least first, second and third reading/(ram3), each has a plurality of storage resource (res for ram1, ram2 to write frame memory 1, res 2, res 3, res 4... res 300), each stores the data symbol that resource is used to store a frame of respective channel, each has the state of writing (wr) described frame memory, data are written to described frame memory by input unit (im) under this state, and having read states (rd), data are read out from described frame memory by output device (om) under this state; (b) control unit (cu), be used for circularly first to three alignment pattern synchronous with described common synchronous (fsync) (m1, m2 switch described three frame memories between m3), like this,(b1) at described first alignment pattern (m1), (ram1 ram2) is in the state of writing (wr) to described first and second frame memories and described the 3rd frame memory (ram3) is in read states (rd);(b2) at described second alignment pattern (m2), (ram2 ram3) is in the state of writing (wr) to the described second and the 3rd frame memory and described first frame memory (ram1) is in read states (rd); and(b3) at described the 3rd alignment pattern (m3), (ram3 for example ram1) is in the state of writing (wr) to the described the 3rd and first frame memory and described second frame memory (ram2) is in read states (rd);(c) writing/reading address generator (tm) is used to provide corresponding to the initial write address (frst-adr of the frame separately of described time migration chy), each of frame memory that is used to have the state of writing individually stored resource, and in succession read the address, jointly be used to have all storage resources of the frame memory of read states; (d) wherein after each mode switch input unit (im) beginning the newly arrived frame of each channel (ch1/1 for example, ch2/1, ch3/1, ch300/1) data symbol is written to each that be in the pattern formerly that first of read states writes the status frames memory by the initial write address of each frame and stores in resource, if and the highest possible write address of storing resource during data symbol being written to described first frame memory separately is reached, then continue data symbol by writing in the corresponding storage resource that the base address is written to another second frame memory with the state of writing; and(e) wherein said output device (om) is stored resource adjoining land from each of described frame memory with read states (rd) and is read a data symbol by the described address of reading in succession.
다수의 채널의 데이터 프레임에 규정된 시간-오프셋을제공하는 시간-정렬 장치 및 방법본 발명은 통신 시스템(TELE)의 송신기(TX)의 시간 정렬 장치 및 시간 정렬 방법에 관한 것이다. 연속적인 데이터 프레임(ch1/0, ch2/0, ch3/0, ch4/0, ch8/0, ch300/0)은 각 프레임 시작 기록 번지(FRST-ADRchy)에서 시작하여 하나 또는 두 개의 프레임 메모리(RAM1, RAM2)에 기록된다. 판독상태를 갖는 제 3프레임 메모리(RAM3)는 각 저장 자원(RES1, RES2...RES300)의 한 데이터 심볼이 송신기(TX)의 변조기 유닛(BBTX)으로 출력될 수 있도록 열 방향으로 판독된다. 프레임 메모리(RAM1, RAM2, RAM3)의 판독/기록 상태(WR/RD)는, 항상 제 1기록상태 메모리(RAM1)와 제 2기록상태 메모리(RAM2)가 제공되도록 제 1 내지 제 3정렬모드(M1, M2, M3)를 통해 주기적으로 전환된다. 인터리빙 과정은 저장 자원이 인터리빙 행렬로 구성되는 경우 시간-오프셋 조절과 함께 수행될 수 있다. 저장 공간의 효과적인 사용은, 한 데이터 심볼을 형성하는 데이터 비트가 각 저장 자원의 한 메모리 위치에 함께 저장될 경우 이루어진다. 본 발명은 특히 채널들간의 간섭을 최소화화기 위한 CDMA 통신 시스템과 관련된다. 규정된 수의 데이터 심볼(d0, d1, dNw-1, dNw...d2Nw -1,...,dNsymbols)을 각각 포함하는 연속 데이터 프레임(ch1/0, ch1/1, ch1/2; ch2/0, ch2/1, ch2/2; ch3/0, ch3/1, ch3/2; ch4/0, ch4/1, ch4/2...ch300/0, ch300/1, ch300/2)을 다수(300)의 채널(ch1, ch2, ch3, ch4...ch300)로부터 수신하여, 공통 공기 클록(FSYNC)에 대하여 소정의 시간-오프셋(Δt(n))으로 데이터 심볼을 연속해서 출력하는 통신 시스템(TELE) 송신기(TX)의 시간 정렬 장치로서, a) 적어도 제 1, 제 2 및 제 3판독/기록 프레임 메모리(RAM1, RAM2, RAM3)로서, 각 채널의 한 데이터 프레임의 데이터 심볼을 각각 저장하는 다수의 저장 자원(RES1, RES2, RES3, RES4,...RES300)을 각각 가지며, 입력 수단(IM)에 의해 상기 프레임 메모리로 데이터가 기록되는 기록상태(WR)와 출력 수단(OM)에 의해 상기 프레임 메모리로부터 데이터가 판독되는 판독상태(RD)를 각각 갖는 제 1, 제 2 및 제 3판독/기록 프레임 메모리(RAM1, RAM2, RAM3), b) 상기 세 개의 프레임 메모리를 상기 공통 동기 클록(FSYNC)에 동기화된 제 1 내지 제 3정렬모드에 걸쳐 주기적으로 전환하는 제어 유닛(CU)으로서, b1) 상기 제 1정렬모드(M1)에서, 상기 제 1 및 제 2프레임 메모리(RAM1, RAM2)가 기록상태(WR)에 있고 상기 제 3프레임 메모리(RAM3)는 판독상태(RD)에 있고, b2) 상기 제 2정렬모드(M2)에서, 상기 제 2 및 제 3프레임 메모리(RAM2, RAM3)가 기록상태(WR)에 있고 상기 제 1프레임 메모리(RAM1)는 판독상태(RD)에 있으며, b3) 상기 제 3정렬모드(M3)에서, 상기 제 3 및 제 1프레임 메모리(RAM3, RAM1)가 기록상태(WR)에 있고 상기 제 2프레임 메모리(RAM2)는 판독상태(RD)에 있도록, 상기 세 개의 프레임 메모리를 주기적으로 전환하는 제어 유닛(CU), 및 c) 기록상태를 갖는 프레임 메모리의 각 저장 자원마다 개별적으로 상기 시간-오프셋에 상응하는 각각의 프레임 시작 기록 번지를 제공하고, 판독상태를 갖는 프레임 메모리의 모든 저장 자원에 대해 공통으로 연속적인 판독 번지를 제공하는 기록/판독 번지 제공 수단(TM)을 포함하고, d) 각 모드 전환 이후, 입력 수단(IM)은, 모든 채널의 새롭게 도달하는 데이터 프레임(예컨대, ch1/1, ch2/1, ch3/1, ch300/1)의 데이터 심볼을 각자의 프레임 시작 기록 번지에서 이전 모드에서 판독상태에 있었던 제 1기록상태 프레임 메모리에 기록하기 시작하고, 상기 제 1프레임 메모리에 데이터 심볼을 기록하는 동안 각 저장 자원의 가장 높은 기록 번지에 도달한다면, 기록 기준 번지에서 기록상태를 갖는 다른 제 2프레임 메모리의 상응하는 저장 자원으로 데이터 심볼을 계속해서 기록하며, e) 상기 출력 수단(OM)은 상기 연속적인 판독번지에서 판독상태(RD)를 갖는 상기 프레임 메모리의 각 저장 자원으로부터 하나의 데이터 심볼을 연속해서 판독하는 시간 정렬 장치. 