Data processing device and data processing methodThis technique relates to a data processing device and a data processing method that allows tolerance against data errors to be improved. When an LDPC code having a DVB-S.2 code length of 16,200 bits and a coded rate of 1/3 is modulated at 16 QAM, a demultiplexor performs a rearrangement in which, e.g., b0, b1, b2, b3, b4, b5, b6, and b7 are reassigned to y6, y0, y3, y4, y5, y2, y1, and y7, respectively, where bit b#i represents the (i+1)th of 4*2 code bits and bit y#i represents the (i+1)th of 4*2 symbol bits for two consecutive symbols, counting in both cases from the most significant bit. The present invention can be applied, e.g., to a transmission system or the like for transmitting LDPC codes.A data processing equipment, comprising:coding unit, the parity matrix based on ldpc code, actuating code length is that 16200 and encoding rate are 1/3 ldpc codings; withexchange unit, exchanges the code bit of the ldpc code of having encoded and code element position corresponding to any one code element in 16 signaling points being determined by 16qam,wherein, the described ldpc code of having encoded comprises information bit and parity check bit,wherein, described parity matrix comprises corresponding to the information matrix part of described information bit with corresponding to the parity matrix part of described parity check bit,wherein, described information matrix part represents by parity matrix initial value table,wherein, described parity matrix initial value table means the table that is listed as the position of the element 1 in this information matrix part for every 360, and configuration as follows:4168909415632163112256029126405859349696723691289783011433993126396295772885485603110218222635753383100591114100081014793844290434513935361965229127973693761570777431941871662153840514045825420611085511515740448794946538318313441956910472430615055682777871726830662372813941350510270866991436227563938899305058455448449609270768833237171447683878100171012733348267, andwherein, when in having eight memory cell of memory capacity of 16200/8, storage the code bit of 8 that reads from each memory cell one by one are assigned to two adjacent code elements, (#i+1) position that described exchange unit setting starts from the highest significant position of this code bit of 8 is for position b#i and (#i+1) position starting from the highest significant position of the code element position of 8 of these two code elements is set is a position y#i, and exchanges respectively position b0, a b1, b2, b3, b4, b5, b6 and b7 and y6, a y0, y3, y4, y5, y2, y1 and y7.
데이터 처리 장치, 및, 데이터 처리 방법본 기술은, 데이터의 에러에 대한 내성을 향상시킬 수 있도록 하는 데이터 처리 장치, 및, 데이터 처리 방법에 관한 것이다. 디멀티플렉서는, DVB-S.2의 부호길이가 16200비트이고, 부호화율이 1/3인 LDPC부호를 16QAM으로 변조하는 경우에, 4×2비트의 부호비트와, 연속하는 2개의 심볼의 4×2비트의 심볼비트의 최상위 비트부터 i+1비트째를, 각각, 비트 b#i와 y#i로 하면, 예를 들면, b0은 y6으로, b1은 y0으로, b2는 y3으로, b3은 y4로, b4는 y5로, b5는 y2로, b6은 y1로, b7은 y7로, 각각 할당하는 교체를 행한다. 본 발명은, 예를 들면, LDPC부호를 전송하는 전송 시스템 등에 적용할 수 있다.LDPC부호의 검사행렬에 의거하여, 부호길이가 16200비트이고 부호화율이 1/3인 LDPC부호화를 행하는 부호화부와,상기 부호화된 LDPC부호의 부호비트를, 16QAM으로 정하는 16개의 신호점 중의 어느 하나에 대응하는 심볼의 심볼비트로 교체하는 교체부를 구비하고,상기 부호화된 LDPC부호는, 정보비트와 패리티비트를 포함하고,상기 검사행렬은, 상기 정보비트에 대응하는 정보행렬부 및 상기 패리티비트에 대응하는 패리티행렬부를 포함하고,상기 정보행렬부는, 검사행렬 초기치 테이블에 의해 표시되고,상기 검사행렬 초기치 테이블은, 상기 정보행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블로서,416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723 69128978 3011 4339 9312 6396 2957 7288 5485 6031 10218 2226 35753383 10059 1114 10008 10147 9384 4290 434 5139 3536 1965 22912797 3693 7615 7077 743 1941 8716 6215 3840 5140 4582 54206110 8551 1515 7404 4879 4946 5383 1831 3441 9569 10472 43061505 5682 77787172 6830 66237281 3941 350510270 8669 9143622 7563 93889930 5058 45544844 9609 27076883 3237 17144768 3878 1001710127 3334 8267이고,상기 교체부는,8개의, 16200/8비트의 기억 용량을 갖는 기억단위에 기억되어, 각각의 상기 기억단위로부터 1비트씩 판독된 8비트의 부호비트를, 연속하는 2개의 심볼로 할당하는 경우에 있어서, 상기 8비트의 부호비트의 최상위 비트부터 #i+1비트째를, 비트 b#i로 함과 함께, 상기 2개의 심볼의 8비트의 심볼비트의 최상위 비트부터 #i+1비트째를, 비트 y#i로 하여,비트 b0을, 비트 y6으로,비트 b1을, 비트 y0으로,비트 b2를, 비트 y3으로,비트 b3을, 비트 y4로,비트 b4를, 비트 y5로,비트 b5를, 비트 y2로,비트 b6을, 비트 y1로,비트 b7을, 비트 y7로,각각 교체하는 것을 특징으로 하는 데이터 처리 장치.