False random code sequence generatorThe present invention pertains to the field of radio-navigation and essentially relates to generators for generating a code of pseudo-random sequences. These generators can be used as reference code generators during the digital correlation processing of signals in multi-channel receivers for receiving pseudo-noise signals from the GPS and GLONASS satellite radio-navigation systems (SRNS). The purpose of this invention is to provide a generator for generating a code of pseudo-random sequences for the SNRS that has two modes of operation, i.e. a mode for generating a code of pseudo-random sequences for the GPS system and a mode for generating a code of pseudo-random sequences for the GLONASS system. The common elements of the generator are used for generating both codes, which simplifies the structure and reduces the number of components in the equipment used. This result can be achieved by an optimisation of the connection and interaction between the standard components of the generator.False random code sequence generator that is used for satelline radio-navigation systems, comprise: first 10-bit shift register, its clock pulse input terminal is the clock pulse input terminal of described generator, its data input pin is connected to the output terminal of first modulo 2 adder, its each position is provided with the corresponding output end that input end is connected to the device that is used for being provided with complete ' 1 ', be connected to the input end of ' 1 ' detecting device entirely with its each output terminal, the output terminal of said complete ' 1 ' detecting device, an output terminal of said generator epoch signal generator just, be connected to the first input end of a control module, other input end of said control module is first control input end of said generator, first output terminal of said control module is connected to and is used to be provided with the input end of the said device of ' 1 ' entirely, and the first input end of first phase 10-bit register, second input end of said first phase register is connected to second output terminal of said control module, the position of said first phase register is provided with input end and is connected to data bus, and the position output terminal is connected to the input end of all corresponding positions that are used to be provided with second 10-bit shift register, the clock pulse input terminal of said the 2nd 10-bit register is connected to the clock pulse input terminal of first shift register, and its data input pin is connected to the output terminal of second modulo 2 adder, and it is second years old, the 3rd, the 6th, the the 8th and the 9th output terminal is connected respectively to second, the 3rd, the 4th, first input end of the 5th and the 6th modulo 2 adder, and second input end of the 6th modulo 2 adder is connected to the tenth output terminal of second 10-bit shift storage; the 6th, the 5th, the output terminal of the 4th and the 3rd modulo 2 adder is connected respectively to the 5th, the 4th, second input end of the 3rd and second modulo 2 adder, the tenth output terminal of first and second shift registers is connected to the input end of the 7th modulo 2 adder, it is characterized in that: said generator has first, second, third and fourth converter, the control input end interconnection of said converter and second control input end of formation generator, the tenth output terminal of first shift register is connected to the respective input of ' 1 ' detecting device entirely by first converter, and the secondary signal input end of said converter is a logical term signal input part; the 3rd of first shift register and the 5th 's output terminal is connected respectively to first and second signal input parts of second converter, the the tenth and the 9th output terminal of first shift register is connected respectively to first and second signal input parts of the 3rd converter, and the output terminal of the second and the 3rd converter is connected to the input end of first modulo 2 adder; the 7th output terminal of the output terminal of the 7th modulo 2 adder and first shift register 1 is connected respectively to first and second signal input parts of the 4th converter, and the output terminal of said the 4th converter is the output terminal of code signal of the pseudo-random sequence of a said generator.
의사랜덤 코드-시퀀스 발생기본 발명은 무선 항법에 관한 것으로, 특히 위성 무선 항법 시스템인 (SRNS) GPS(미국) 및 GLONASS(러시아)의 의사잡음(잡음성) 신호를 수신하는 다중채널 수신기에서 신호를 디지털 상관 처리하는 데에 사용되는 기준 코드 발생기로서 의사랜덤 코드-시퀀스(PRS) 발생기에 관한 것이다. 본 발명에 의해 달성되는 기술적인 과제는 두 가지 모드 즉, GPS 시스템의 PRS 코드를 성형하는 모드와 GLONASS 시스템의 PRS 코드를 성형하는 모드에서 동작할 수 있는 PRS SRNS 코드 발생기를 제공하는 것이다. 이 경우, PRS SRNS 코드 발생기의 공통 소자들은 상기 두 가지 코드의 성형에 사용되므로 설계의 간소화와 장비의 소형화가 가능하다. 이는, 발생기에 사용되는 표준 소자의 연결과 작용을 최적화시키는 것에 의해 구현된다.제 1 10비트 쉬프트 레지스터를 포함하고; 상기 제 1 쉬프트 레지스터의 클럭 입력단은 상기 발생기의 클럭 입력단이고, 상기 제 1 쉬프트 레지스터의 데이터 입력단은 제 1 모듈로-2 가산기의 출력단에 연결되고, 상기 제 1 쉬프트 레지스터의 비트 설정 입력단은 모든 "1"을 설정하기 위한 장치의 각 출력단에 연결되고, 상기 제 1 쉬프트 레지스터의 비트 출력단은 모든 "1"의 검출기의 입력단에 연결되고; 상기 모든 "1"의 검출기의 출력단은 주기 신호 발생기의 출력단을 형성하고 제어 장치의 제 1 입력단에 연결되고; 상기 제어 장치의 제 2 입력단은 상기 발생기의 제 1 제어 입력단을 형성하고, 상기 제어 장치의 제 1 출력단은 상기 모든 "1"을 설정하기 위한 장치의 입력단과 초기 위상 10비트 레지스터의 제 1 입력단에 연결되고; 상기 초기 위상 레지스터의 제 2 입력단은 상기 제어 장치의 제 2 출력단에 연결되고, 상기 초기 위상 레지스터의 비트 설정 입력단은 데이터 버스에 연결되고, 상기 초기 위상 레지스터의 비트 출력단은 제 2 10비트 쉬프트 레지스터의 각 비트를 설정하기 위한 입력단에 연결되고; 상기 제 2 쉬프트 레지스터의 클럭 입력단은 상기 제 1 쉬프트 레지스터의 클럭 입력단에 연결되고, 상기 제 2 쉬프트 레지스터의 데이터 입력단은 제 2 모듈로-2 가산기의 출력단에 연결되고, 상기 제 2 쉬프트 레지스터의 제 2, 제 3, 제 6, 제 8 및 제 9 비트 출력단은 제 2, 제 3, 제 4, 제 5 및 제 6 모듈로-2 가산기의 제 1 입력단들에 각각 연결되고; 상기 제 6 모듈로-2 가산기의 제 2 입력단은 상기 제 2 쉬프트 레지스터의 제 10 비트 출력단에 연결되고, 상기 제 6, 제 5, 제 4 및 제 3 모듈로-2 가산기의 출력단들은 제 5, 제 4, 제 3 및 제 2 모듈로-2 가산기의 제 2 입력단에 각각 연결되고; 상기 제 1 및 제 2 쉬프트 레지스터의 제 10 비트 출력단은 제 7 모듈로-2 가산기의 입력단에 연결되는 위성 무선 항법 시스템에 사용하기 위한 의사랜덤 코드-시퀀스 발생기에 있어서, 상기 발생기는 제 1, 제 2, 제 3 및 제 4 스위치를 구비하고, 상기 스위치들의 제어 입력단은 상호 연결되어 상기 발생기의 제 2 제어 입력단을 형성하고, 상기 제 1 쉬프트 레지스터의 제 10 비트 출력단은 제 1 스위치를 통하여 상기 모든 "1" 검출기의 각 입력단에 연결되고, 상기 제 1 스위치의 제 2 신호 입력단은 논리 신호 입력단을 형성하고, 상기 제 1 쉬프트 레지스터의 제 3 및 제 5 비트 출력단은 제 2 스위치의 제 1 및 제 2 신호 입력단에 각각 연결되고, 상기 제 1 쉬프트 레지스터의 제 10 및 제 9 비트 출력단은 제 3 스위치의 제 1 및 제 2 신호 입력단에 각각 연결되고, 상기 제 2 및 제 3 스위치의 출력단은 제 1 모듈로-2 가산기의 입력단에 연결되고; 상기 제 7 모듈로-2 가산기의 출력단과 상기 제 1 쉬프트 레지스터의 제 7 비트 출력단은 제 4 스위치의 제 1 및 제 2 신호 입력단에 각각 연결되고, 상기 제 4 스위치의 출력단은 상기 발생기의 의사랜덤 시퀀스의 코드 신호 출력단을 형성하는 것을 특징으로 하는 의사랜덤 코드-시퀀스 발생기.