Transmitting and receiving apparatus and method including punctured convolutional encoding and decodingThe invention discloses a method including punctured convolutional compiled codes and a sending and receiving device adopting the method. Through the method and the device, a first parallel bit stream and a second parallel bit stream are combined and punctured into a serial punctured bit stream with time slots 1, 2 to k to N at a sending machine; the serial punctured bit stream is responded to produce a plurality of serial punctured bit streams including the bits of the serial bit streams; a carrier wave is modulated; the adjusted carrier wave is sent to a receiving machine, and the adjusted carrier wave is received at the receiving machine; the received adjusted carrier is transformed into a third parallel bit stream and a fourth parallel bit stream analogous to the parallel bit streams; the third bit stream and the fourth bit stream are encoded into signals similar to intelligence signals.A kind of forward error correction, wherein, transmitter is in response to an intelligence signal, and the receiver generation is received the feelings utmost point by it and is explained determined output, it is characterized in that described method comprises:at the transmitter place:the input position of representing feelings utmost point signal is encoded into first and second liang of parallel order bit streams that string is different, thereby a plurality of inputs position is converted into a plurality of positions of each first and second concurrent bit stream, first and second concurrent bit streams have the time slot 1 of respective sequence, 2, j ... m, thus a position of each bit stream is arranged in each time slot;with first and second concurrent bit streams combinations and be shrunk to one and have time slot 1,2 ... k ... bit stream is shunk in the serial of n, thereby:(a) for the time slot j in first, second bit stream that does not contain non-delete bit 1, (i) time slot k 1(k 1+ 1) has the time slot j of first and second bit streams respectively 1in the position, if the (ii) time slot (j of first bit stream and second bit stream 1-1) has at least one non-delete bit in, then time slot (k 1-1) has a time slot (j from first and second bit streams 1-1) if position that position in produces is the (iii) time slot (j of first bit stream and second bit stream 1+ 1) has at least one non-delete bit in, then time slot (k 1+ 2) has a time slot (j by first bit stream and second bit stream 1+ 1) position that a position in produces; (b) for the time slot j of first bit stream with a non-delete bit and a delete bit and second bit stream 2, (i) time slot k 2in have non-delete bit, if the (ii) time slot (j of first bit stream and second bit stream 2-1) has at least one non-delete bit in, then time slot (k 2-1) has a time slot (j in by first bit stream and second bit stream 2-1) if position that a position in produces is the time slot (j of first bit stream and second bit stream 2+ 1) has at least one non-delete bit in, then time slot (k 2+ 2) has a time slot (j by first bit stream and second bit stream 2+ 1) position that a position in produces; (c) for the time slot j of first bit stream that only has delete bit and second bit stream 3, do not have time slot in the serial deletion bit stream; in response to serial bit stream, bit stream is shunk in the many serial parallel that produce the position of containing serial bit stream;shrink bit stream in response to many serial parallel, a carrier wave is modulated, thereby this carrier wave is modulated by many serial parallel bit stream simultaneously;modulated carrier wave is sent to receiver;at the receiver place:receive this modulated carrier wave;convert the modulated carrier that receives to be similar to many serial parallel bit stream the 3rd concurrent bit stream and the 4th concurrent bit stream;the 3rd bit stream is become with the 4th bitstream interpretation and the similar signal of described intelligence signal.
펑쳐 콘보루숀널 인코딩과 디코딩을 구비한 송수신기 장치 및 그 방법(Transmitting and receiving appatatus and method including punctured convolutional encoding and decoding)디지탈 데이타(특히 TV프로그램 신호로 인코드된)비율 1/2신호를 나타내는 상이한 주기동안 상기 데이타를 제1 및 제2 신호로 콘보루셔널 인코딩하는 것에 의해 송신기에서 지상 수신기와 통신하게 된다. 상이한 주기동안 2개 신호가 수동 및 자동적으로 선택된 비율, 즉 비율 2/3또는 6/7을 가지는 포워드 에러정정 콘보루셔널인 코드 신호를 생성하기 위한 1개의 시리얼 펑쳐 스트림으로 결합되어 펑쳐된다. 상이한 가변 비율로 인코드된 신호는 처음에 상호배타적인 시간에서 전송되고, 두번째로 위성을 통해 수신기로 파워레벨에서 전송된다. 가변 비율에서 파라렐 펑쳐 비트스트림은 한쌍의 직교 반송파(QPSK)에서 동시에 형성되고 변조된다. 개선된 펑쳐링 방법은 모든 최적 펑쳐코드를 처리할 수 있고, 펑쳐클럭, 멀티플렉서 FIFO, RAM, ROM 및 비율 제어소스를 사용한다. 펑쳐클럭은 시리얼 신호에 삽입된 I 및 Q 시퀀셜 비트와 더미비트를 포함하는 한쌍의 웨이브 트레인을 형성하기 위해 사용된다. 수신기는 QKSK 반송파에 응답해서 I 및 Q 시퀀셜 비트를 바꾸는 1개의 시퀀셜 비트 스트림을 가지는 제1시리얼 신호를 형성한다. 또한, 같은 타임슬롯에서 신호 I및 Q가 연속적으로 재배열된다 송신기가 정보신호에 응답하고 수신기가 수신기에서 수신되는 정보표시에 의해 결정되는 출력을 유도해내도록 하는 포워드에러 콜렉숀 방법에 있어서, 상기 송신기에서는 해당순차 타임 슬롯 1,2,… j … M을 가지고서 각 비트 스트림의 비트가 각 타임슬롯에 있는 제1 및 제2파라렐 비트스트림의 각각의 멀티비트로 복수의 입력 비트가 변환되도록 한 정보신호를 나타내는 입력비트를 제1 및 제2파라렐 상이 순차 비트 스트림으로 인코딩하는 스텝과, 상기 제1및 제2파라렐 비트스트림을 타임슬롯 1,2 … K … N을 가지는 시리얼 펑쳐 비트 스트림으로 결합하고 펑쳐링 해서, (a) 삭제되지 않는 비트를 가지는 상기 제1 및 제2 비의 타임슬롯 j1에 대해, (i) 타임슬롯(K1, K1+1)은 상기 제1 및 제2 비트스트림의 타임슬롯 (j1)내의 비트를 각각 가지며, (ii) 타임슬롯 (Kl-1)은 적어도 하나의 비삭제 비트를 가지는 상기 제1 및 제2 비트스트림의 타임슬롯(J1-1)이 공급되는 상기 제1 및 제2 비트스트림의 타임슬롯 (J1-1)의 비트로부터 생기는 비트를 가지며, (iii) 타임슬롯(K1+2)은 적어도 하나의 비삭제비트를 가지는 상기 제1 및 제2 비트스트림와 타임슬롯(j1+1)을 제공하는 상기 제1 및 제2 비트스트림의 타임슬롯(j1+1) 내의 비트로부터 생기는 비트를 가지며, (b) 하나의 비삭제비트와 하나의 삭제비트를 가지는 상기 제1 및 제2 비스트림의 타임슬롯(j2)에 대해서는, (i) 타임슬롯(K2)는 비삭제비트를 가지고, (ii) 타임슬롯(K2-1)은 적어도 하나의 비삭제 비트를 가지는 상기 제1 및 제2 비트스트림이 타임슬롯 (j2-1)을 제공하는 상기 제1 및 제2 비트스트림의 타임 슬롯 내의 비트에서 생기는 비트를 가지고, 타임슬롯(K2+l)은 적어도 하나의 비삭제 비트를 가지는 상기 제1 및 제2 비트스트림의 타임슬롯(j2+1) 제공하는 상기 제1 및 제2비퉤 스트림의 타임슬롯(j2+1)내의 비트에서 생기는 비트를 가지며, (c) 단지 삭제 비트를 가지는 상기 제1 및 제2 비트스트림의 타임슬롯(j3)에 대해서는, 상기 시리얼 삭제 비트스트림 내에는 타임 슬롯이 존재하지 않도록 하는 스텝과 상기 시리얼 비트스트림의 비트를 포함하는 복수의 파라렐 펑쳐 비트스트림을 유도해 내도록 시리얼 스트림에 응답하는 스텝과, 반송파가 상기 복수의 파라렐 비트스트림에 의해 동시에 변조되도록 상기 복수의 파라렐 펑쳐 비트스트림의 비트에 응답하는 반송파를 변조하는 스텝과, 수신기로 변조된 반송파를 전송하는 스텝과, 상기 수신기에서는, 변조된 반송파를 수신하는 스텝과, 수신된 변조 반송파를 복수의 파라렐 비트스트림과 유사한 제3과 제4 파라렐 비트스트림으로 변환하는 스텝과, 상기 제3 및 제4 비트스트림을 정보신호에 유사한 신호로 해독하는 스텝을 구비하는 방법.