<commit_before>VAL_DigIn_1      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_2      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_3      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_4      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_5      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_6      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_7      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_8      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_9      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_10     ; 0   ; 0   ; 0   ; 0
VAL_DigIn_11     ; 0   ; 0   ; 0   ; 0
VAL_DigIn_12     ; 0   ; 0   ; 0   ; 0
VAL_DigIn_13     ; 0   ; 0   ; 0   ; 0
VAL_DigIn_14     ; 0   ; 0   ; 0   ; 0
VAL_DigIn_15     ; 0   ; 0   ; 0   ; 0
VAL_DigIn_16     ; 0   ; 0   ; 0   ; 0

VAL_DigOut_1     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_2     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_3     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_4     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_5     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_6     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_7     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_8     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_9     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_10    ; 0   ; 0   ; 0   ; 0
VAL_DigOut_11    ; 0   ; 0   ; 0   ; 0
VAL_DigOut_12    ; 0   ; 0   ; 0   ; 0
VAL_DigOut_13    ; 0   ; 0   ; 0   ; 0
VAL_DigOut_14    ; 0   ; 0   ; 0   ; 0
VAL_DigOut_15    ; 0   ; 0   ; 0   ; 0
VAL_DigOut_16    ; 0   ; 0   ; 0   ; 0

VAL_AnIn_1       ; 0.00;0.000;1.040;0.4090
VAL_AnIn_2       ; 0.00;0.000;1.040;0.4090
VAL_AnIn_3       ; 0.00;0.000;1.040;0.4090
VAL_AnIn_4       ; 0.00;0.000;1.040;0.4090

VAL_AnIn_5       ; 0.00; 0.00; 0.00; 0.00

VAL_AnIn_6       ; 0   ; 0.00; 0.00; 0.00
VAL_AnIn_7       ; 0   ; 0.00; 0.00; 0.00
VAL_AnIn_8       ; 0   ; 0.00; 0.00; 0.00
VAL_AnIn_9       ; 0   ; 0.00; 0.00; 0.00
VAL_AnIn_10      ; 0   ; 0.00; 0.00; 0.00
VAL_AnIn_11      ; 0   ; 0.00; 0.00; 0.00
VAL_AnIn_12      ; 0   ; 0.00; 0.00; 0.00

VAL_AnInConf_1   ; 2   ; 7   ; 7   ; 6
VAL_AnInConf_2   ; 2   ; 7   ; 7   ; 6
VAL_AnInConf_3   ; 2   ; 7   ; 7   ; 6
VAL_AnInConf_4   ; 2   ; 7   ; 7   ; 6

VAL_AnInConf_5   ; 2   ; 0   ; 0   ; 0
VAL_AnInConf_6   ; 0   ; 0   ; 0   ; 0
VAL_AnInConf_7   ; 0   ; 0   ; 0   ; 0
VAL_AnInConf_8   ; 0   ; 0   ; 0   ; 0
VAL_AnInConf_9   ; 0   ; 0   ; 0   ; 0
VAL_AnInConf_10  ; 0   ; 0   ; 0   ; 0
VAL_AnInConf_11  ; 0   ; 0   ; 0   ; 0
VAL_AnInConf_12  ; 0   ; 0   ; 0   ; 0

VAL_AnInFltr_1   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_2   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_3   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_4   ; 0   ; 0   ; 0   ; 0

VAL_AnInFltr_5   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_6   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_7   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_8   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_9   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_10  ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_11  ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_12  ; 0   ; 0   ; 0   ; 0

VAL_AnOut_1      ; 0.00; 0.00; 0.00; 0.00
VAL_AnOut_2      ; 0.00; 0.00; 0.00; 0.00
VAL_AnOut_3      ; 0.00; 0.00; 0.00; 0.00
VAL_AnOut_4      ; 0.00; 0.00; 0.00; 0.00

VAL_AnOutConf_1  ; 2   ; 0   ; 0   ; 0
VAL_AnOutConf_2  ; 2   ; 0   ; 0   ; 0
VAL_AnOutConf_3  ; 2   ; 0   ; 0   ; 0
VAL_AnOutConf_4  ; 2   ; 0   ; 0   ; 0

VAL_Tamb         ;30.0 ;30.0 ;30.0 ;30.0
VAL_RPM          ; 0.0 ; 0.0 ; 0.0 ; 0.0

VAL_VCC_set      ; 0   ; 0   ; 0   ; 0
VAL_mA_max       ; 0   ; 0   ; 0   ; 0

VAL_VCC_fbk      ; 0   ; 0   ; 0   ; 0
VAL_mA_fbk       ; 0   ; 0   ; 0   ; 0

VAL_FWrevision   ; 0   ; 0   ; 0   ; 0
VAL_HWconfig     ; 0   ; 0   ; 0   ; 0

VAL_RTUS_WR      ; 0   ; 0   ; 0   ; 0
VAL_RTUS_RD      ; 0   ; 0   ; 0   ; 0

VAL_RTU1_WR      ; 0   ; 0   ; 0   ; 0
VAL_RTU1_RD      ; 0   ; 0   ; 0   ; 0
VAL_RTU3_WR      ; 0   ; 0   ; 0   ; 0
VAL_RTU3_RD      ; 0   ; 0   ; 0   ; 0

VAL_CAN1_WR      ; 0   ; 0   ; 0   ; 0
VAL_CAN1_RD      ; 0   ; 0   ; 0   ; 0<commit_msg>octopus: fix values recipe 4 Pt100<commit_after>VAL_DigIn_1      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_2      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_3      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_4      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_5      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_6      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_7      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_8      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_9      ; 0   ; 0   ; 0   ; 0
VAL_DigIn_10     ; 0   ; 0   ; 0   ; 0
VAL_DigIn_11     ; 0   ; 0   ; 0   ; 0
VAL_DigIn_12     ; 0   ; 0   ; 0   ; 0
VAL_DigIn_13     ; 0   ; 0   ; 0   ; 0
VAL_DigIn_14     ; 0   ; 0   ; 0   ; 0
VAL_DigIn_15     ; 0   ; 0   ; 0   ; 0
VAL_DigIn_16     ; 0   ; 0   ; 0   ; 0

VAL_DigOut_1     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_2     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_3     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_4     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_5     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_6     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_7     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_8     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_9     ; 0   ; 0   ; 0   ; 0
VAL_DigOut_10    ; 0   ; 0   ; 0   ; 0
VAL_DigOut_11    ; 0   ; 0   ; 0   ; 0
VAL_DigOut_12    ; 0   ; 0   ; 0   ; 0
VAL_DigOut_13    ; 0   ; 0   ; 0   ; 0
VAL_DigOut_14    ; 0   ; 0   ; 0   ; 0
VAL_DigOut_15    ; 0   ; 0   ; 0   ; 0
VAL_DigOut_16    ; 0   ; 0   ; 0   ; 0

VAL_AnIn_1       ; 0.00;0.000;1.040;0.4090
VAL_AnIn_2       ; 0.00;0.000;1.040;0.4090
VAL_AnIn_3       ; 0.00;0.000;1.040;0.4090
VAL_AnIn_4       ; 0.00;0.000;1.040;0.4090

VAL_AnIn_5       ; 0.00; 0.00; 0.00; 0.00

VAL_AnIn_6       ; 0   ; 0.00; 0.00; 0.00
VAL_AnIn_7       ; 0   ; 0.00; 0.00; 0.00
VAL_AnIn_8       ; 0   ; 0.00; 0.00; 0.00
VAL_AnIn_9       ; 0   ; 0.00; 0.00; 0.00
VAL_AnIn_10      ; 0   ; 0.00; 0.00; 0.00
VAL_AnIn_11      ; 0   ; 0.00; 0.00; 0.00
VAL_AnIn_12      ; 0   ; 0.00; 0.00; 0.00

VAL_AnInConf_1   ; 2   ; 7   ; 7   ; 6
VAL_AnInConf_2   ; 2   ; 7   ; 7   ; 6
VAL_AnInConf_3   ; 2   ; 7   ; 7   ; 6
VAL_AnInConf_4   ; 2   ; 7   ; 7   ; 6

VAL_AnInConf_5   ; 2   ; 0   ; 0   ; 0
VAL_AnInConf_6   ; 0   ; 0   ; 0   ; 0
VAL_AnInConf_7   ; 0   ; 0   ; 0   ; 0
VAL_AnInConf_8   ; 0   ; 0   ; 0   ; 0
VAL_AnInConf_9   ; 0   ; 0   ; 0   ; 0
VAL_AnInConf_10  ; 0   ; 0   ; 0   ; 0
VAL_AnInConf_11  ; 0   ; 0   ; 0   ; 0
VAL_AnInConf_12  ; 0   ; 0   ; 0   ; 0

VAL_AnInFltr_1   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_2   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_3   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_4   ; 0   ; 0   ; 0   ; 0

VAL_AnInFltr_5   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_6   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_7   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_8   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_9   ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_10  ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_11  ; 0   ; 0   ; 0   ; 0
VAL_AnInFltr_12  ; 0   ; 0   ; 0   ; 0

VAL_AnOut_1      ; 0.00; 0.00; 0.00; 0.00
VAL_AnOut_2      ; 0.00; 0.00; 0.00; 0.00
VAL_AnOut_3      ; 0.00; 0.00; 0.00; 0.00
VAL_AnOut_4      ; 0.00; 0.00; 0.00; 0.00

VAL_AnOutConf_1  ; 2   ; 2   ; 2   ; 2
VAL_AnOutConf_2  ; 2   ; 2   ; 2   ; 2
VAL_AnOutConf_3  ; 2   ; 2   ; 2   ; 2
VAL_AnOutConf_4  ; 2   ; 2   ; 2   ; 2

VAL_Tamb         ;30.0 ;30.0 ;30.0 ;30.0
VAL_RPM          ; 0.0 ; 0.0 ; 0.0 ; 0.0

VAL_VCC_set      ; 0   ; 0   ; 0   ; 0
VAL_mA_max       ; 0   ; 0   ; 0   ; 0

VAL_VCC_fbk      ; 0   ; 0   ; 0   ; 0
VAL_mA_fbk       ; 0   ; 0   ; 0   ; 0

VAL_FWrevision   ; 0   ; 0   ; 0   ; 0
VAL_HWconfig     ; 0   ; 0   ; 0   ; 0

VAL_RTUS_WR      ; 0   ; 0   ; 0   ; 0
VAL_RTUS_RD      ; 0   ; 0   ; 0   ; 0

VAL_RTU1_WR      ; 0   ; 0   ; 0   ; 0
VAL_RTU1_RD      ; 0   ; 0   ; 0   ; 0
VAL_RTU3_WR      ; 0   ; 0   ; 0   ; 0
VAL_RTU3_RD      ; 0   ; 0   ; 0   ; 0

VAL_CAN1_WR      ; 0   ; 0   ; 0   ; 0
VAL_CAN1_RD      ; 0   ; 0   ; 0   ; 0
{'fraction_non_alphanumeric': 0.118052738336714, 'fraction_numerical': 0.16686950642325896, 'mean_word_length': 1.2236921226698738, 'pattern_counts': {'":': 0, '<': 3, '<?xml version=': 0, '>': 3, 'https://': 0, 'lorem ipsum': 0, 'www.': 0, 'xml': 0}, 'pii_count': 0, 'substrings_counts': 0, 'word_list_counts': {'cursed_substrings.json': 0, 'profanity_word_list.json': 0, 'sexual_word_list.json': 0, 'zh_pornsignals.json': 0}}
{'dir': 'git-commits-cleaned', 'id': '7479804', 'n_tokens_mistral': 4706, 'n_tokens_neox': 3804, 'n_words': 900}